Война с SDRAM продолжается. Увы, надо внимательно читать доку по SDRAM (эксперименты никто не отменял) и внимательно писать VHDL. Но, помимо этого, есть ещё и ошибки в других модулях
С одной из которых долго воевал - и самое главное, так пока и не понял, где ошибка, но некоторый обходной манёвр всё таки сработал 
Итак
SDRAM
Было
Код:
.RUN SPEED0
Тест быстродействия (кэш, если он есть, выключен)
BR .+2 6 662 519 оп./сек
R0(23456.)+R0(12345.) empty 1 665 633 оп./сек
R1(23456.)+R0(12345.) 1 287 961 оп./сек -> 5 680 247 оп./сек
Потом стало
Код:
.RUN SPEED0
Тест быстродействия (кэш, если он есть, выключен)
BR .+2 7 121 400 оп./сек
R0(23456.)+R0(12345.) empty 1 780 357 оп./сек
R1(23456.)+R0(12345.) 1 383 493 оп./сек -> 6 206 437 оп./сек
Теперь
Код:
.RUN HX7:SPEED0
Тест быстродействия (кэш, если он есть, выключен)
BR .+2 8 119 639 оп./сек
R0(23456.)+R0(12345.) empty 2 030 425 оп./сек
R1(23456.)+R0(12345.) 1 619 558 оп./сек -> 8 003 541 оп./сек
Из за войны с последней ошибкой - state-автомат и задержки - не оптимальные, так что, возможно, скорость ещё немного подрастёт 
- - - Добавлено - - -
Без SignalTap-а 
Код:
.RUN SPEED0
Тест быстродействия (кэш, если он есть, выключен)
BR .+2 9 067 852 оп./сек
R0(23456.)+R0(12345.) empty 2 266 959 оп./сек
R1(23456.)+R0(12345.) 1 763 854 оп./сек -> 7 947 813 оп./сек