PDP-11 на FPGA

[Hunta]

Basic с поддержкой графики на VT105 нашёл, но беда в том, что оно хочет MINC модули и без них работать не хочет... Думаю

[Hunta]

Попытка хакнуть Basic с налету не прокатила. Ни в варианте - найти адреса в файле и подменить, ни в варианте - сделать заглушку на адреса MINC, ни в варианте - после сделанной заглушке обнаружить место (какой-то) проверки и попробовать хакнуть Basic в ОЗУ. Технически можно попробовать сделать более полноценную заглушку под обнаруженный код проверки - времени вроде много не потребуется, но.. подумаю А пока - любимое занятие - причёска кода

Так что - точки выводить могу, горизонтальные линии - могу, координатную сетку - могу - и на этом пока всё

[Alex]

Можно сделать так, при генерации включить в тело программы объектные модули графической библиотеки и обращаться к ним из Basic оператором CALL ...
Это, конечно, при условии, что такая библиотека есть ....
И нет готовых программ для Basic.
Это для RT11.

[Hunta]

Можно сделать так, при генерации включить в тело программы объектные модули графической библиотеки

Учитывая, что я программист с почти 40-летним стажем (осталось немножно до 40), как думаешь - я мог додуматься до этого варианта?
И для Basic-а есть программы-примеры, вот только, при попытке их запустить - "?MINC-F-Lab module routines are using the screen at line XXX". С чем я и пытался разобраться

[Hunta]

Прическа кода продолжается. Вроде ничего ещё не сломал
В процессе обнаружил неточность в реализации одного регистра - оказывается, на тех моделях, где он есть - имеет две совсем разные реализации Поправил, проверяю.

[Hunta]

Если я правильно понял, то нашёл ошибку в реализации красно-желтого стека для FIS на PDP-11/35-40. Попытка пофиксить, но там такая каша в тесте начинается в случае неправильной обработки, что даже пока не знаю...

[Advertiser]

[Hunta]

В общем, не прошло и года, как Штрилиц догадался, что в halt mode работа на пониженной тактовой как правило - нафик не нать (не так уж часто я его отлаживаю), а вот в обычном..

Была мысль сделать регистр перехода на пониженную частоту - по принципу регистра прерывания, но когда я уже собрался с духом его сделать - пришло озарение - вообще нафик выключить понижение частоты для halt mode. То есть если сильно нужно будет - или отключить этот механизм (вернуться к старому) или сделать доп рычажок - для включение пониженной и в halt
mode... Но пока это не нужно - не буду заморачиваться.

Короче, пошёл дальше смотреть - чего не так с красно-жёлтом в FIS..

[Hunta]

Грёбаная отложенная реакция на запрос прерывания и код, написанный так, что может по разному выполняться в зависимости от того - есть она или нет...

Короче - красно-желтые лимиты здесь не при чем (но ошибка для FIS всё таки была) - это своебразное поведение проца из-за кривости реализации отложенной реакции. К сожалению, процессор - это ещё тот бардак, но пока думаю причесать код наружных модулей, а потом всё таки покопаться в проце. Попробую сделать ещё одну попытку пофиксить отложенную реакцию, но если не получится - пока забью.

[Hunta]

Вроде как вычислил причину - надо БЫСТРЕЕ снимать сигнал готовности от терминала, что бы на следующем такте проца он уже не видел запрос на прерывание Собственно то, что это место в тесте то работало правильно, то нет - как раз и намекал, что кто-то или запаздывает или слишком быстрый

Теперь опять надо тестировать разные модели процессора..

[Hunta]

В целом, вроде бы проблему решил - изменив низкоуровней модуль uart. Ценой переделки подмодуля tx Надо бы ещё и rx переделать - дабы ускорить его работу - возможно, это решит и проблему автоопределения моего VT220 в режиме - ответ посылаем на полной скорости

Поставил синтезироваться разные модели PDP-11 и пошёл спаааааать...