Хм.. Перепахал прилично, но синтезируемое пока держится

Занят интеграцией сигнала типа DataReady (пока от памяти) с процессором и Bus Master Device-ами (пока это RK, RL, RH и XU, причём контроллер RH, зараза, ещё и напрямую (в варианте RH70) общается с памятью).

Для проверки интеграции с процессором есть хороший подопытный контроллер - терминал VT (у него, в редакции автора, внутри своя PDP и синтезируемая память ) По аналогичному устроен и XU, но его работоспособность заметить сложней