Пользуюсь тем, что синтез идёт приличное время (сейчас, видимо из за top элемента - минут 35, буду с этим разбираться, но потом) - иногда вношу изменения даже с работы
Сейчас отрабатываю работу с BRAM памятью пословно и побайтно (собственно, само по себе это проблем не вызывает) плюс смотрю - удастся ли прикрутить её инициализацию. Собственно, если синтез ROM - то вопросов вообще нет - PDP не читает с шины байты, а вот если RAM...
Значительно чаще синтез стал проходить успешно, но, видимо, где то возросли задержки и пришлось снизить скорость до 50 МГц. Пошёл второй подход к Timing Analyzer - буду потихоньку учиться добавлять временные констрейнты.
Внутри синтезированного ядра решил отказаться от подхода QBUS - слишком много тратится клоков на отработку протокола, пусть и без фаз - выдача адреса-выдача данных - учитывая, что шины адреса и данных - раздельные. Но надо будет реализовать модуль работы с QBUS, подключенной снаружи - 36 контактов на гребёнке вроде должно хватить для подключения внешний плат. Но это - не ближайшее будущее
Время только катастрофически не хватает...
Ответить с цитированием