Спасибо. Но с этим примером (как и с тем, который есть от производителя) есть проблема - писал код не я (я его только адаптирую пока под DE10-Standard), написан он на VHDL и я пока толком не знаю ни VHDL (хотя тут уже кое что понимаю - всё таки перенести смогСообщение от LeoN65816
), ни Verilog - и как назло оба примера - на Verilog. Но - два примера лучше, чем один - посмотрю и его, что бы вычленить принцип
Ответить с цитированием