PDP-11 на FPGA

[AFZ]

Или оно там висит как ПЗУ где то на странице ввода вывода? (у автора, кстати, есть второй вариант начального ПЗУ - там сделан что то типа нано-ODT)

Нет, оно сделано в виде микропрограммы, когда исполняется команда (приходит сигнал) HALT, запускается микропрограмма, которая и исполняет действия упрощенной ODT.

Сигнал HALT проверяется после окончания исполнения каждой команды и не проверяется перед началом исполнения следующей. Поэтому, если продолжить исполнение программы командой P, а HALT при этом постоянно активен активен, получится пошаговое исполнение программы. Естественно, сама микро-ODT ничего не изменяет в программно-доступном оборудовании, если ее не попросишь это сделать.

Про HALT-mode ДВК рассказать?