Сообщение от
Woland
Сейчас нужна помощь по трем вопросам:
1. Между ножками D64.1 и D64.10 был установлен конденсатор емкостью n20 - можно ли понять, насколько он там необходим? В двух других неонах, которые видел на фото, такого не было.
Вывод D64.10 это же земля. Согласно вашей схемы там ещё два конденсатора C12 и C33 на 1-ю ногу вешаются. Видать этих двух штатных не хватало, чтобы настроить ту аналоговую магию поверх ПЛМ, вот и добавляли ёмкости...
Это зависит от того, что это за перемычки: они исправляют точно такую же трассу на разъём расширения (ну там битая металлизация во всей партии плат), или же это какие-то доработки схемы вдогонку уже запущенной серии. Судя по сему это какой-то chip-select. Если смотреть прошивку P3, то выходы F2 и F3 отличаются полярностью I7 (на схеме подписан как сигнал A6), а также использованием входов I12 (это смесь сигналов SYNC и SEL с ПЛМ P1), и I13 (A13):
Код:
File: kr556rt2-p3.jed
Full Logic Table
The following table shows the AND and OR relations in the PLA in a very compact form.
The symbol '*' means 'AND', '/' means 'AND NOT' and '+' means 'OR'.
------------------------------------------------------
p 00000000001111111111222222222233333333334444444
01234567890123456789012345678901234567890123456
Inputs
I0 .................................../...........
I1 ..//**../.*../..*../...*../....*.././..........
I2 */*./.*./..*./...*./....*./.....*././..........
I3 ...........................///////*./..........
I4 .....................................*//*******
I5 .....................................././//////
I6 ....................................../.**//**/
I7 ....................................../.*/*/*/.
I8 /////////////////////////////////////**********
I9 ....................................../.****///
I10 ....................................../.*******
I11 /*./*../*.../*..../*...../*....../*.****///////
I12 .........****/*..../.*..../..*...././..........
I13 .....***/*.../.*.../..*.../...*..././..........
I14 ....................******/*.....././..........
I15 ..............*****/*...../.*....././..........
Outputs
++.....................................+..+.... NOT F0
..+++.......................................+.. F1
.....++++..............................+.+..... NOT F2
.........+++++.........................++...... NOT F3
....................+++++++............+.....+. NOT F4
..............++++++...................+...+... NOT F5
...........................++++++++.....+++++++ F6
...................................++++........ F7
------------------------------------------------------
Код:
; JED2EQN -- JEDEC file to Boolean Equations disassembler (Version V063)
; Copyright (c) National Semiconductor Corporation 1990-1993
; Disassembled from p1.jed. Date: 7-4-118
chip p1 PAL16L8
i1=1 i2=2 i3=3 i4=4 i5=5 i6=6 i7=7 i8=8 i9=9 GND=10 i11=11 o12=12
o13=13 f14=14 o15=15 o16=16 o17=17 o18=18 o19=19 VCC=20
equations
/o19 = /i3 * i5 * i6 * i8 * i9 * /i11
+ /i3 * i5 * i6 * /i8
+ /i3 * /i5 * i6
+ /i3 * i5 * /i6
+ /i3 * /i5 * /i6 * f14
o19.oe = vcc
/o18 = /i1 * /i9
+ i1 * i9
+ i5 * i6 * i8 * i9
o18.oe = vcc
/o17 = /i2 * /i1
+ /i2 * /i9
+ i2 * i1 * i9
+ i5 * i6 * i8 * i9
o17.oe = vcc
/o16 = i5 * i6 * i8
o16.oe = vcc
/o15 = /i3 * /i4 * i5 * i6 * i8 * /i9
+ /i3 * /i4 * i5 * i6 * i8 * i9 * i11
o15.oe = vcc
/f14 = i3 * /i7
+ /i7 * /f14
+ /i3 * /f14
f14.oe = vcc
/o13 = vcc
o13.oe = i5 * i6 * i8 * i9
/o12 = i2 * i1 * /i8 * i9
+ i2 * i1 * /i5 * i9
+ i2 * i1 * /i6 * i9
+ i5 * i6 * i8 * i9
o12.oe = vcc
А вообще монтажник мог просто ошибиться, а проверить не на чем было (это же что-то нужно было вставить в разъём расширения, да запустить какую-то программу, её кто-то ещё должен был написать)...
Ответить с цитированием