Реплика ПК 11/16

[troosh]

P.S. И напоследок плохая новость - мой документ с формулами прошивок v20180711 содержит неверный трактовки для чипов P3, V5, V7 и VA (в произведениях все множители нужно проинвертировать). Дело в том, что чтобы получить логический формулы из JED файлов от микросхем КР556РТ2 (PLS100), я использовал свой велосипед сделанный на базе другого велосипеда - там был косяк, а проверить было не начем. Сейчас я перешел мопед MAME-довских товарищей, на программу jedutil, надеюсь там ошибок уже нет.

Новая версия: v20180723.pdf
Ещё более новая версия: pk11logic-v29180727.pdf (по результатам одновременного моделирования поведения чипов V1/V2/V9/V3/V4 перешёл на другие версии дампов прошивок PAL16R4/V9/07713384_neon1556hp4_v9_brd1.jed и PAL16R4/V4/379daf18_neon1556hp4_v4_add2.jed, - прошлая версия V9 просто криво работала, а V4 похоже была от варианта для 72Гц развёртки).

Вот как выглядит граф взаимосвязей V1/V2/V9/V3/V4: counters.pdf (построен почти автоматом из нетлиста принципиальной схемы и дизассемблера прошивок).
Вот граф взаимосвязей всех ПЛМ-ок: graph-all-no-fb.pdf (без обратных связей в самих чипах), graph-all.pdf (с обратными связями: зелёные через регистры, а красные через комбинаторику, которые потенциально могут также образовывать триггера). Домены на V... и P... чипах связаны слабо, вот они в виде отдельных графов: graph-Vx.pdf, graph-Px.pdf.

Вот поведенческая модель (да, да Си - так было удобнее, но я исправлюсь быть может...): V12934.zip