Важная информация

User Tag List

Страница 17 из 40 ПерваяПервая ... 131415161718192021 ... ПоследняяПоследняя
Показано с 161 по 170 из 395

Тема: Реплика ПК 11/16

  1. #161
    Member
    Регистрация
    18.04.2015
    Адрес
    г. Люберцы
    Сообщений
    121
    Благодарностей: 63
    Mentioned
    0 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Ну тогда вот: логические формулы всех ПЛМок: pk11logic_v20180711.pdf
    (Файл устарел - используйте новую версию)
    Последний раз редактировалось troosh; 23.07.2018 в 11:24. Причина: Файл устарел

  2. Этот пользователь поблагодарил troosh за это полезное сообщение:
    Kinder5912 (19.07.2018)

  3. #162
    Member
    Регистрация
    18.04.2015
    Адрес
    г. Люберцы
    Сообщений
    121
    Благодарностей: 63
    Mentioned
    0 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Откуда это пошло, что чипы КР1802ИP1 в девичестве это Am29705?.. Ну совсем не похожи. По объёму только?... То же чип SN74ALS870 куда больше похож, но все же не аналог.

    А так да, на этих регистровых файлах однозначно сделан менеджер памяти - это очень четко прослеживается по неиспользуемым выводам D8/5, D9/5 и D9/6: если смотреть описание регистров HR2-HR6 и UR0-UR6, то там там тоже биты с номерами 15,14 и 2 зарезервированы. Даже можно посоветовать в схеме сделать следующее переименование:

    Код:
        P1-14 => MMBANK (выбор банка HR/UR для трансляции адресов)
      IR1-1-1 => MMWM4B (маскирование при записи в режиме 4bpp)
      IR1-1-2 => MMWM2B (маскирование при записи в режиме 2bpp)
      IR1-1-3 => MMPDIS (запрет доступа к странице ОЗУ)
      IR1-2-2 => MMBA13 (базовый адрес при трансляции в физадрес)
      IR1-2-3 => MMBA12
      IR1-3-0 => MMBA20
      IR1-3-1 => MMBA14
      IR1-3-2 => MMBA15
      IR1-3-3 => MMBA21
      IR1-4-0 => MMBA17
      IR1-4-1 => MMBA16
      IR1-4-2 => MMBA19
      IR1-4-3 => MMBA18
        P2-17 => MMRA4 (выбор банка при обращении со стороны CPU)
        P2-12 => MMRA1 (адрес регистра со стороны CPU)
        P1-13 => MMRA3
        P2-18 => MMRA2
    Только не нужно пугаться что все биты перепутаны - разработчики печатной платы ПК11/16 во всю пользовались тем, что шину данных у памяти можно переставлять в произвольном порядке (на двухпортовой памяти это делается синхронно по двум портам). Они так и выводы ПЛМ во всю двигали для упрощения разводки (может даже по разным корпусам).

    Хотя меня самого пугает, что сигналы MMRA1..4 в ПЛМках реализуются как выводы с открытым коллектором, чтоб через резисторы R9?, R29-R31 подмешать туда адресные линии A1-A4 (они там в ПЛМ формируют адрес для выборка HR0/HR1 для записи адреса обращения к регистрам эмулируемых устройства в области 170000-177777).

    Впрочем меня уже не так это всё удивляет после кварцевого генератора на инверторе в ПЛМ, одновибратора на RC цепочке у другой ПЛМ, подстроечного резистора у часового кварца, зарядке 4.5V аккумулятора напряжением 12V и прочих резисторов с диодами...

  4. Эти 4 пользователя(ей) поблагодарили troosh за это полезное сообщение:
    Mdesk (12.07.2018), siemensC35 (12.07.2018), tnt23 (12.07.2018), Woland (12.07.2018)

  5. #163
    Master
    Регистрация
    06.09.2009
    Адрес
    Москва
    Сообщений
    519
    Благодарностей: 567
    Mentioned
    0 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Цитата Сообщение от troosh Посмотреть сообщение
    можно посоветовать в схеме сделать следующее переименование:
    Спасибо! Выполнено.

  6. Этот пользователь поблагодарил Mdesk за это полезное сообщение:
    troosh (13.07.2018)

  7. #164
    Member
    Регистрация
    06.01.2010
    Адрес
    Москва
    Сообщений
    160
    Благодарностей: 158
    Mentioned
    0 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Цитата Сообщение от troosh Посмотреть сообщение
    Откуда это пошло, что чипы КР1802ИP1 в девичестве это Am29705?.. Ну совсем не похожи. По объёму только?... То же чип SN74ALS870 куда больше похож, но все же не аналог.

    А так да, на этих регистровых файлах однозначно сделан менеджер памяти - это очень четко прослеживается по неиспользуемым выводам D8/5, D9/5 и D9/6: если смотреть описание регистров HR2-HR6 и UR0-UR6, то там там тоже биты с номерами 15,14 и 2 зарезервированы. Даже можно посоветовать в схеме сделать следующее переименование:

    Код:
        P1-14 => MMBANK (выбор банка HR/UR для трансляции адресов)
      IR1-1-1 => MMWM4B (маскирование при записи в режиме 4bpp)
      IR1-1-2 => MMWM2B (маскирование при записи в режиме 2bpp)
      IR1-1-3 => MMPDIS (запрет доступа к странице ОЗУ)
      IR1-2-2 => MMBA13 (базовый адрес при трансляции в физадрес)
      IR1-2-3 => MMBA12
      IR1-3-0 => MMBA20
      IR1-3-1 => MMBA14
      IR1-3-2 => MMBA15
      IR1-3-3 => MMBA21
      IR1-4-0 => MMBA17
      IR1-4-1 => MMBA16
      IR1-4-2 => MMBA19
      IR1-4-3 => MMBA18
        P2-17 => MMRA4 (выбор банка при обращении со стороны CPU)
        P2-12 => MMRA1 (адрес регистра со стороны CPU)
        P1-13 => MMRA3
        P2-18 => MMRA2
    Только не нужно пугаться что все биты перепутаны - разработчики печатной платы ПК11/16 во всю пользовались тем, что шину данных у памяти можно переставлять в произвольном порядке (на двухпортовой памяти это делается синхронно по двум портам). Они так и выводы ПЛМ во всю двигали для упрощения разводки (может даже по разным корпусам).

    Хотя меня самого пугает, что сигналы MMRA1..4 в ПЛМках реализуются как выводы с открытым коллектором, чтоб через резисторы R9?, R29-R31 подмешать туда адресные линии A1-A4 (они там в ПЛМ формируют адрес для выборка HR0/HR1 для записи адреса обращения к регистрам эмулируемых устройства в области 170000-177777).

    Впрочем меня уже не так это всё удивляет после кварцевого генератора на инверторе в ПЛМ, одновибратора на RC цепочке у другой ПЛМ, подстроечного резистора у часового кварца, зарядке 4.5V аккумулятора напряжением 12V и прочих резисторов с диодами...
    Я бы пока не стал спешить с переименованием. Разобрался с прошивкой P1, по назначению выводов получается следующее (сигналы назвал как было удобно мне при разборе):
    Выходы:
    Р1-19 - ~RAM_SEL - выход устанавливается в состоянии "0" при обращении к ОЗУ, а именно к страницам UR[0-6],HR[2-6], а также в область эмулируемых регистров ввода-вывода(&О174000-&О177677)(т.е. не к аппаратным регистрам ввода-вывода, а регистрам, располагаемых в ОЗУ).
    Р1-18 -A12М_~A12PG7 - при обращении в память ПЭВМ, если обращение происходит не в область регистров ввода-вывода, то на выходе формируется суммарное значение разряда А12 22-х разрядного адреса, если же запись производится в область регистров ввода-вывода (страница 7), то на выходе формируется инверсное значение бита А12 в странице 7.
    Р1-17 -A13М_~A12PG7 - при обращении в память ПЭВМ, если обращение происходит не в область регистров ввода-вывода, то на выходе формируется суммарное значение разряда А13 22-х разрядного адреса, если же запись производится в область регистров ввода-вывода (страница 7), то на выходе формируется инверсное значение бита А12 в странице 7.
    P1-16 - ~PG7 - 0/1 - 7-я страница (регистры ввода-вывода {A15,A14,13}={1,1,1})/одна из страниц памяти (ОЗУ или ПЗУ)
    P1-15 - ~IOR - чтение данных из аппаратных регистров (&О170000-&О173777, &О177700-&О167777 и &О160000-&О177777)
    P1-14 - ~HALT/USER - устанавливается в "0" при безадресном чтении (снимается при переходе из активного состояния "0" в "1" сигнала процессора "SEL"), в режиме HALT при адресном чтении/записи (снимается при одновременном "SEL"="1" и "SYNC"="1")
    Р1-13 - ~IOPH - устанавливается в "0", если идет обращение (чтение/запись) в верхние регистры ввода-вывода (&О170000-&О177777)
    Р1-12 - ~CA14_~A12PG7 - при обращении в память ПЭВМ, если обращение происходит не в область регистров ввода-вывода, то на выходе формируется инверсное значение переноса в бит 14 22-х разрядного адреса после сложения в битах 12 и 13 данного регистра, если же запись производится в область регистров ввода-вывода (страница 7), то на выходе формируется инверсное значение бита А12 в странице 7.

    Входы:
    IR1-2-3 - D4R - 4-й бит в одном из регистров памяти. Для регистров UR[0-6] и HR[2-6] - в данном бите хранится бит 12 для суммирования с текущим адресом процессора для получения 22-х разрядного адреса
    IR1-2-2 - D5R - 4-й бит в одном из регистров памяти. Для регистров UR[0-6] и HR[2-6] - в данном бите хранится бит 13 для суммирования с текущим адресом процессора для получения 22-х разрядного адреса
    P3-F7 - A21М_IOHWH - при обращении в память ПЭВМ, если обращение происходит не в область регистров ввода-вывода, то данный сигнал будет соответствовать значению бита 21 22-х разрядного адреса ОЗУ, если же запись производится в область регистров ввода-вывода (страница 7), то данный сигнал будет соответствовать типу регистра ввода-вывода из верхних адресов (0/1- соответствует программным регистрам ввода-вывода (&О174000-&О177677 )/соответствует аппаратным регистрам ввода-вывода (&О170000-&О173777, &О177700-&О177777 и &О160000-&О167777)

    Названия сигналов так или иначе ещё будут корректироваться.
    Последний раз редактировалось pilgrim; 13.07.2018 в 09:00. Причина: Правка названий сигналов
    БК 0010-01, МК-85М 16к, МК-90, МС-0511, МС-0530, Дельта С, Электроника КР-02, Поиск 1 (128kB->512kB->1MB), ПК8000 Сура

  8. Этот пользователь поблагодарил pilgrim за это полезное сообщение:
    troosh (13.07.2018)

  9. #165
    Guru
    Регистрация
    15.09.2009
    Адрес
    SPb
    Сообщений
    5,443
    Благодарностей: 1172
    Mentioned
    1 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Цитата Сообщение от troosh Посмотреть сообщение
    А так да, на этих регистровых файлах однозначно сделан менеджер памяти
    Ну вроде об этом прямо так в ТО и написано.

    Цитата Сообщение от troosh Посмотреть сообщение
    Впрочем меня уже не так это всё удивляет
    Это Вы еще в рабочую схему осцилографом не тыкались, так что это у Вас пока только цветочки ;-)

  10. Этот пользователь поблагодарил dk_spb за это полезное сообщение:
    Woland (13.07.2018)

  11. #166
    Moderator Аватар для BYTEMAN
    Регистрация
    11.01.2006
    Адрес
    Брест/Минск
    Сообщений
    7,808
    Благодарностей: 1722
    Записей в дневнике
    4
    Mentioned
    2 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Про ИР1 я подробно писал в теме про СМ1420, тоже столкнулся с этим приколом... Буржуйского аналога нет.
    С уважением, Александр.
    Scorpion ZS-256 Turbo+
    SID-Blaster/ZX
    Музей ретрокомпьютеров в Минске!
    Здесь ничего нет => http://byteman.by
    И здесь тоже --->>> http://bytespace.by

  12. Этот пользователь поблагодарил BYTEMAN за это полезное сообщение:
    troosh (13.07.2018)

  13. #166
    С любовью к вам, Yandex.Direct
    Размещение рекламы на форуме способствует его дальнейшему развитию

  14. #167
    Member
    Регистрация
    18.04.2015
    Адрес
    г. Люберцы
    Сообщений
    121
    Благодарностей: 63
    Mentioned
    0 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Цитата Сообщение от pilgrim Посмотреть сообщение
    Я бы пока не стал спешить с переименованием.
    Как бы мы уже не привыкли к текущему варианту схемы, но её всё равно менять нужно будет:
    1) Даже если её печатать в формате A3 подписи уже неразборчивые. Возможно вместо 3 листов нужно переходить к 4 или даже 5 листам.
    2) Некоторые сильно связанные микросхемы, упоминаемые в ТО, расположены в противоположных концах листа: КС1804ВУ1 и V7 (не правильно, что её пронумеровали как D21, этот чип нужно было назвать D46!)
    3) Чем больше сигналов будет называться осмысленно, тем легче делать последующий анализ и отлаживать схему.

    Разобрался с прошивкой P1, по назначению выводов получается следующее (сигналы назвал как было удобно мне при разборе):
    Здорово, я же больше вожусь с ПЛМками видеочасти (начинающимися с V).
    На самом деле у нас разночтения получились только вот с этими сигналами:

    IR1-2-3 - D4R - 4-й бит в одном из регистров памяти. Для регистров UR[0-6] и HR[2-6] - в данном бите хранится бит 12 для суммирования с текущим адресом процессора для получения 22-х разрядного адреса
    IR1-2-2 - D5R - 4-й бит в одном из регистров памяти. Для регистров UR[0-6] и HR[2-6] - в данном бите хранится бит 13 для суммирования с текущим адресом процессора для получения 22-х разрядного адреса
    Просто я считаю, что в данном случае лучше в названии сигнала номер долже указывать не где хранится бит в регистрах страниц маппера, а задавать номер бита каким он будет использован при сложении на сумматоре с адресами A12-A15 процессора. Поэтому я здесь выбрал MM(мапер памяти)-BA(базовый адрес)-12 и -13. Смотри в ТО "регистр диспетчера памяти", - он задан как диапазон бит [21:12].

    И ещё, стоит договориться использовать термин "физадрес" вместо "22-х разрядного адреса", ну а считать процессорные адреса "виртуальными". Это уже устоявшиеся понятия в наше время.

    - - - Добавлено - - -

    Цитата Сообщение от dk_spb Посмотреть сообщение
    Цитата Сообщение от troosh
    А так да, на этих регистровых файлах однозначно сделан менеджер памяти
    Ну вроде об этом прямо так в ТО и написано.
    Ви на що таки намикаэте?..
    Да, там мне лучше было написать: "на этих регистровых файлах однозначно сделан менеджер памяти [именно в том виде как написано в ТО, т.е. все указанные биты как резервные не стали применять ещё для чего-то другого]"

    Это Вы еще в рабочую схему осцилографом не тыкались, так что это у Вас пока только цветочки ;-)
    Заинтригован, не томите уж... поделись что там ТАКОЕ, - не держите в себе...

    Я вижу по прошивкам V1 и V2, что управляющие сигналы формирую точнее, чем просто сетка в 16 МГц. Для этого используют сигналы с обоих выводов кварцевого резонатора и выполняют задержку на R25 (это действительно резистор?). К тому же греются они наверняка неслабо, как это в серии работало-то...
    Если выбросить всю эту магию, то видимо нужно переходить на частоту 48МГц.

  15. #168
    Guru
    Регистрация
    15.09.2009
    Адрес
    SPb
    Сообщений
    5,443
    Благодарностей: 1172
    Mentioned
    1 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Цитата Сообщение от troosh Посмотреть сообщение
    как это в серии работало-то...
    В том-то и дело что до серии не дошло.
    Опытная партия в 200 штук.

    >Если выбросить всю эту магию, то видимо нужно переходить на частоту 48МГц.
    1556 не потянет, насколько я понимаю.

    - - - Добавлено - - -

    Цитата Сообщение от troosh Посмотреть сообщение
    Заинтригован, не томите уж... поделись что там ТАКОЕ, - не держите в себе...
    Да я всё жду когда кто-нибудь попытается собрать рабочую платку. Тем более вроде уже всё вплоть чуть ли не до типа кварца и цвета маски обсудили..... ;-)

  16. #169
    Member
    Регистрация
    18.04.2015
    Адрес
    г. Люберцы
    Сообщений
    121
    Благодарностей: 63
    Mentioned
    0 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Пока перелётные птицы ждут осени,.. расскажу-ка я насчет V8 - так вот это счетчик "видеоотрезков".

    Как бы незадействованные во вне выводы 14-18 этой микросхемы, это и есть внутренне состояние счетчика (4,3,2,1,0 биты соответственно). Там реально только 9-й вход не пригодился - вообще никак не используется.

    Сигналом "V7-F7", а это строб записи младшей части (15-00) видеоуказателя (активный уровень ноль), счетчик сбрасывается...

    Сигналом "V7-F6", а это строб записи старшей части (31-16) видеоуказателя (активный уровень ноль), счетчик загружается через входы I3-I7 из битов 10-14 старшей части видеоуказателя.

    Выхода используемых в схеме всего три:
    - вроде как переполнение фиксируется на выходе V8-13 стробом V7-F6, когда оба строба неактивный этот вывод будет менять свою состояние на противоположное в каждом такте;
    - Вывод 19-й будет повторять состояние 13-го когда одновременно выставлены оба строба;
    - Выход V8-12 без триггера - будет показывать мгновенное состояние счетчика, а именно равенство его значения нулю.
    Вот так в первом приближении, обзорно...

    За одно стоит сказать про микросхемы D14 и D15: первая защелкивает биты поля режима видеоконтроллера нового видеоотрезка, а вторая удерживает некоторое время поля режима предыдущего видеоотрезка (требуется для отображения бордюров между видеоотрезками).


    Вот мои очередные предложения о переименовании:

    Код:
    Стробы записи:
     V7-F7 => VPTRLL (загрузка младшей части видеоуказателя)
     V7-F6 => VPTRHL (загрузка старшей части видеоуказателя)
    
    Формат пикселей текущего видеоотрезка:
      MDB4 => PF_PN0 (поле номера палитры)
      MDB5 => PF_PN1
      MDB6 => PF_VN0 (поле номера видеорежима)
      MDB7 => PF_VN1
      MDB8 => PF_VD0 (поле информационной плотности)
      MDB9 => PF_VD1
     MDB15 => PF_PN  (поле выбора блока палитр и многоцветного режима)
    P.S. В следующий раз могу рассказать про микросхемы VC и V9, - они формируют адреса ОЗУ палитр. (Там также какая-то путаница с номером микросхемы V9 должна называться не D34, а D39!)

    - - - Добавлено - - -

    Цитата Сообщение от BYTEMAN Посмотреть сообщение
    Про ИР1 я подробно писал в теме про СМ1420, тоже столкнулся с этим приколом... Буржуйского аналога нет.
    А вот Woland видимо не верит - так и не поправил у себя перечень элементов платы. Можно указать только нас же современный вариант из 1822 серии, да?

  17. #170
    Moderator Аватар для BYTEMAN
    Регистрация
    11.01.2006
    Адрес
    Брест/Минск
    Сообщений
    7,808
    Благодарностей: 1722
    Записей в дневнике
    4
    Mentioned
    2 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Цитата Сообщение от troosh Посмотреть сообщение
    Пока перелётные птицы ждут осени,.. расскажу-ка я насчет V8 - так вот это счетчик "видеоотрезков".

    Как бы незадействованные во вне выводы 14-18 этой микросхемы, это и есть внутренне состояние счетчика (4,3,2,1,0 биты соответственно). Там реально только 9-й вход не пригодился - вообще никак не используется.

    Сигналом "V7-F7", а это строб записи младшей части (15-00) видеоуказателя (активный уровень ноль), счетчик сбрасывается...

    Сигналом "V7-F6", а это строб записи старшей части (31-16) видеоуказателя (активный уровень ноль), счетчик загружается через входы I3-I7 из битов 10-14 старшей части видеоуказателя.

    Выхода используемых в схеме всего три:
    - вроде как переполнение фиксируется на выходе V8-13 стробом V7-F6, когда оба строба неактивный этот вывод будет менять свою состояние на противоположное в каждом такте;
    - Вывод 19-й будет повторять состояние 13-го когда одновременно выставлены оба строба;
    - Выход V8-12 без триггера - будет показывать мгновенное состояние счетчика, а именно равенство его значения нулю.
    Вот так в первом приближении, обзорно...

    За одно стоит сказать про микросхемы D14 и D15: первая защелкивает биты поля режима видеоконтроллера нового видеоотрезка, а вторая удерживает некоторое время поля режима предыдущего видеоотрезка (требуется для отображения бордюров между видеоотрезками).


    Вот мои очередные предложения о переименовании:

    Код:
    Стробы записи:
     V7-F7 => VPTRLL (загрузка младшей части видеоуказателя)
     V7-F6 => VPTRHL (загрузка старшей части видеоуказателя)
    
    Формат пикселей текущего видеоотрезка:
      MDB4 => PF_PN0 (поле номера палитры)
      MDB5 => PF_PN1
      MDB6 => PF_VN0 (поле номера видеорежима)
      MDB7 => PF_VN1
      MDB8 => PF_VD0 (поле информационной плотности)
      MDB9 => PF_VD1
     MDB15 => PF_PN  (поле выбора блока палитр и многоцветного режима)
    P.S. В следующий раз могу рассказать про микросхемы VC и V9, - они формируют адреса ОЗУ палитр. (Там также какая-то путаница с номером микросхемы V9 должна называться не D34, а D39!)

    - - - Добавлено - - -



    А вот Woland видимо не верит - так и не поправил у себя перечень элементов платы. Можно указать только нас же современный вариант из 1822 серии, да?
    Про 1822 не в курсе вообще. Можно ссылочку на ДШ?
    С уважением, Александр.
    Scorpion ZS-256 Turbo+
    SID-Blaster/ZX
    Музей ретрокомпьютеров в Минске!
    Здесь ничего нет => http://byteman.by
    И здесь тоже --->>> http://bytespace.by

Страница 17 из 40 ПерваяПервая ... 131415161718192021 ... ПоследняяПоследняя

Информация о теме

Пользователи, просматривающие эту тему

Эту тему просматривают: 4 (пользователей: 0 , гостей: 4)

Похожие темы

  1. реплика DLV11 581ва1 1002хл1
    от bigral в разделе ДВК, УКНЦ
    Ответов: 7
    Последнее: 12.11.2018, 23:42
  2. Реплика адаптера джойстика УКНЦ
    от MacBuster в разделе ДВК, УКНЦ
    Ответов: 66
    Последнее: 19.09.2018, 21:43
  3. Реплика КМД УКНЦ
    от tnt23 в разделе ДВК, УКНЦ
    Ответов: 448
    Последнее: 03.08.2018, 22:14
  4. MSX FDC реплика
    от dk_spb в разделе MSX
    Ответов: 39
    Последнее: 14.07.2012, 13:10
  5. Реплика КМД ДВК (MY)
    от KALDYH в разделе ДВК, УКНЦ
    Ответов: 19
    Последнее: 12.11.2009, 15:43

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •