Подключение SIM'ов или DIM'ов

[CHRV]

А если писать на Verilog, то уже выбор матриц ограничен или как?

Вообщето я межд ними (VHDL vs VERILOG) особой разницы не вижу, одна типа С, другая паскаль, вот и вся разница.

[icebear]

Вообщето я межд ними (VHDL vs VERILOG) особой разницы не вижу, одна типа С, другая паскаль, вот и вся разница.

Кто есть кто теперь при таком раскладе? Кстати, не Паскаль а АДА

[fan]

полагаю тут и выше речь идет о SRAM а не SDRAM

Блин , точно , именно о SRAM (copy/paste понимаш ) Как хорошё быть ясновидящим
(ща подправлю)

[Ronin]

я хочу добавить что диммы могут себе спокойно умирать - на рынке вполне достаточно микросхем sdram с организацией в т.ч. и 8 бит так что связываться с диммами - только лишняя головная боль (кривые разъемы, залапаные контакты, глючные-старые-убитые диммы).
а вот для всяких новых клонов разобраться с sdram стоит. Поставил один чип - и на тебе 8-32мб. Учитывая частоты sdram и Спека можно просто тупо пропускать CAS_Latency циклов и все равно уложиться в любую безвайтовую турбо-времянку

[James DiGreze]

А как у sdram с рефрешем? Все-таки "емкостная" память...

А может глянуть в сторону чипов от старых PCI видюшек? Которые были в SOJ корпусах... Там 512К при 16-бит шине данных. Доки по времянкам есть, ШД двунаправленная, в отличие от 41ххх, и два сигнала CAS.
Кто-нибудь пробовал юзать?

[icebear]

А как у sdram с рефрешем? Все-таки "емкостная" память...

Командами либо авторефреш. Есть pdf с описанием алгоритма работы SDRAM (не помню чей, на английском вроде).

А может глянуть в сторону чипов от старых PCI видюшек? Которые были в SOJ корпусах... Там 512К при 16-бит шине данных. Доки по времянкам есть, ШД двунаправленная, в отличие от 41ххх, и два сигнала CAS.
Кто-нибудь пробовал юзать?

Речь о VRAM? На данный момент кстати очень дёшевы SRAM с организацией 512Кх8, 64Кх16 и подобные, с доступом от 10 до 70 нс. Зачем SDRAM? Зачем куча банок/рамдисков?

[James DiGreze]

Речь о VRAM? На данный момент кстати очень дёшевы SRAM с организацией 512Кх8, 64Кх16 и подобные, с доступом от 10 до 70 нс. Зачем SDRAM? Зачем куча банок/рамдисков?

Судя по тому, что порты ШД и ША по одному, это "обычная" DRAM, но не уверен на 100%.
SRAM действительно сейчас довольно дешево стоит. Ставить один чип на 512К х 8бит, и не заморачиваться, минимум корпусов - максимум надежности.
SDRAM сейчас не актуален, хотя бы потому, что "днем с огнем". Да и банки свыше 128К до сих пор не слишком востребованы...

[Mick]

SRAM действительно сейчас довольно дешево стоит. Ставить один чип на 512К х 8бит, и не заморачиваться, минимум корпусов - максимум надежности.

То что они дешево стоят тут соглашусь, а вот позаморачиваться с ними придется, особенно с логикой работы выборки банков. Я пол -диспечера памяти перепахал, прежде чем стабильно заработал мой 128кб спек. Все очень легко толко в теории.

[CHRV]

То что они дешево стоят тут соглашусь, а вот позаморачиваться с ними придется, особенно с логикой работы выборки банков. Я пол -диспечера памяти перепахал, прежде чем стабильно заработал мой 128кб спек. Все очень легко толко в теории.

ЭЭЭ а что тут сложного.
Часть адреса защелкиваешь в регистре по СAS, часть по RAS - вот тебе и SRAM вместо DRAM.

А еще можно сверху ПЗУ напаять и на какой нить порт кинуть, типа как "КЭШ" в пентагонах (до сих пор не знаю почему кэшом назвали ).

[Robus]

ЭЭЭ а что тут сложного.
Часть адреса защелкиваешь в регистре по СAS, часть по RAS - вот тебе и SRAM вместо DRAM.

А еще можно сверху ПЗУ напаять и на какой нить порт кинуть, типа как "КЭШ" в пентагонах (до сих пор не знаю почему кэшом назвали ).

У меня такой вопрос ... В DIMM'ах есть некий RAS1, RAS2, RAS3, соответственно и CAS'ы, ачем их так много ? И ещё, может есть принципиальная схема примера подключения DIMM'а, просто, что бы понять смысл всех выводов ...