Важная информация

User Tag List

Страница 1 из 10 12345 ... ПоследняяПоследняя
Показано с 1 по 10 из 91

Тема: Новый старый квазидиск

  1. #1
    Member Аватар для Improver
    Регистрация
    06.02.2018
    Адрес
    г. Волгоград
    Сообщений
    187
    Благодарностей: 65
    Mentioned
    0 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию Новый старый квазидиск

    Нашёл тут в форуме интересную тему: Квазидиск | Контроллер дисковода (Кишинев): 2016, там artyr_n воссоздал кишенёвскую схему/плату квазидиска (за что ему отдельное спасибо), и меня это сподвигло сделать тот же квазидиск, но на современных чипах памяти. По работе он не должен отличатся от классического кишенёвского квазидиска. Вот что получилось в первом приближении:

    Схемка

    Нажмите на изображение для увеличения. 

Название:	kd_sram3.jpg 
Просмотров:	174 
Размер:	69.6 Кб 
ID:	65769

    Архив со схемой: KD_SRAM.7z
    [свернуть]

    Всё сделано чисто на логике, никаких ПЛИСов, никакой прошивки или наладки, по идее, не требуется. Ориентируясь на схему квазидиска из Вектор-Юзера №18, заменил триггеры ТМ2 на ТМ9, что сократило число микросхем. Также получилось избавится от ПЗУ-хи, немного сократить число чипов в обвязке. Но нужно ещё тщательно проверить схему, в том числе на задержки в чипах, поэтому прошу знающих людей посмотреть/покритиковать/предложить...

    Комбодевайс, конечно, хорошая разработка, но такой вариант квазидиска, мне кажется, тоже будет интересен. И, кстати, его можно будет развить до "RAM-картриджа" -- микросхемки памяти потребляют немного, достаточно будет дать им питание через диодную развязку от старого телефонного аккумулятора и данные при отключении они терять не будут. Можно ещё его разделить на две платы -- контроллер и память с батарейкой, горячей замены, конечно, не будет, но менять память после выключения это позволит более просто.

    ------------------------------------------------------
    Последний вариант схемы + разводка платы (проверено -- всё работает).
    Последний раз редактировалось Improver; 06.12.2018 в 10:22.

  2. Эти 3 пользователя(ей) поблагодарили Improver за это полезное сообщение:
    dbk (18.07.2018), svofski (18.07.2018), tnt23 (18.07.2018)

  3. #1
    С любовью к вам, Yandex.Direct
    Размещение рекламы на форуме способствует его дальнейшему развитию

  4. #2
    Guru Аватар для svofski
    Регистрация
    20.06.2007
    Адрес
    С.-Петербург
    Сообщений
    2,416
    Благодарностей: 857
    Mentioned
    1 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    ЗПВВ и ЧТВВ точно не перепутаны?
    БЛК кажется висит в воздухе?
    Больше игр нет

  5. #3
    Member Аватар для Improver
    Регистрация
    06.02.2018
    Адрес
    г. Волгоград
    Сообщений
    187
    Благодарностей: 65
    Mentioned
    0 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Цитата Сообщение от svofski Посмотреть сообщение
    ЗПВВ и ЧТВВ точно не перепутаны?
    Да, это я явно перепутал, линию надо к ЗПВВ провести, спасибо.
    БЛК кажется висит в воздухе?
    Ещё один этот косяк не заметил... Оттуда должна линия идти на вывод 6 Д2 и выводы 2 и 14 дешифратора U2.

    Меня ещё вот озадачил такой момент: в исходной схеме квазидиска на линии CAS в качестве буфера стоят последовательно два элемента микросхемы ЛА3, время задержки на ней по даташиту на включение 15 нс, на выключение 22 нс, итого будет 37 нс. По адресным линиям ШАП стоят элементы ЛП5 с задержкой 30 нс, соответственно получается, что сигнал CAS задерживается на 7 нс относительно ШАП. Я же, в погоне за сокращением корпусов ИМС, заменил буфер на линии CAS, и теперь там задержка такая же, как и на ШАП. Насколько это будет критично для работы? Есть ли на реальном Векторе задержка подачи CAS после ШАП? И может лучше заменить и буферы в ШАП, например на К555АП6, там задержка всего 10 нс, но разница тогда составит 20 нс?
    Последний раз редактировалось Improver; 20.07.2018 в 09:41.

  6. Этот пользователь поблагодарил Improver за это полезное сообщение:
    dbk (18.07.2018)

  7. #4
    Guru Аватар для svofski
    Регистрация
    20.06.2007
    Адрес
    С.-Петербург
    Сообщений
    2,416
    Благодарностей: 857
    Mentioned
    1 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Я могу только сказать, что мне пришлось подвигать туда-сюда моменты захвата ШАП, причем для RAS и CAS отдельно. Поскольку часть из этого — издержки синхронизации (тут сигнал захватили на два такта позже, поэтому у этой шины возьмем состояние с трех тактов назад итд), мой опыт вряд ли можно напрямую перевести в дискретную схему. Лучше пусть кто-нибудь более искушенный в задержках на ЛА3 и RC-цепочках выскажется.

    Еще не знаю, насколько это существенный для твоей схемы момент, для меня он был заметным. ЧТЗУ может прийти как после CAS, так и до него. Вот моя недавняя картинка. В оригинале, как я понимаю, чтение — это "действие по умолчанию", а ЧТЗУ просто пропускает данные с выхода ОЗУ, так что это работает без проблем.

    Цитата Сообщение от Improver Посмотреть сообщение
    наладки, по идее, не требуется
    Правильно, надо начинать с лошадиной (лешадковой) дозы оптимизма в таких делах
    Больше игр нет

  8. Этот пользователь поблагодарил svofski за это полезное сообщение:
    dbk (18.07.2018)

  9. #5
    Guru
    Регистрация
    15.09.2009
    Адрес
    SPb
    Сообщений
    5,509
    Благодарностей: 1184
    Mentioned
    1 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Цитата Сообщение от Improver Посмотреть сообщение
    Всё сделано чисто на логике, никаких ПЛИСов, никакой прошивки или наладки, по идее, не требуется.
    Я в своё время уже хвастался своим вариантом: КД Баркаря + IDE. Потом стал добавлять FDC, но вышел Комбодевайс, и острота вопроса спала.
    http://oldpc.su/0/vec.jpg
    Ну и эта схема еще не оптимизирована. ВА86 там вполне может быть лишней, ну и логику может можно в РТху спрятать. Ставилась задача чтобы вся элементная база (кроме памяти) была тех лет.

  10. #6
    Activist
    Регистрация
    01.08.2006
    Адрес
    Волгоград
    Сообщений
    344
    Благодарностей: 145
    Mentioned
    0 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    На схеме у всех ОЗУшек запараллелены и к тому же константны CE1 и CE2 - такое работать не будет.
    "... жизнь удалась, если найдётся кто-нибудь, кто заберёт с помойки твои книги и инструменты, когда ты умрёшь". (c) marta_ketro
    Любой компьютер, в котором стоят резисторы, компьютером может называться с натяжкой. (с) Д. Михайлов

  11. #7
    Member Аватар для Improver
    Регистрация
    06.02.2018
    Адрес
    г. Волгоград
    Сообщений
    187
    Благодарностей: 65
    Mentioned
    0 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Цитата Сообщение от dk_spb Посмотреть сообщение
    Я в своё время уже хвастался своим вариантом: КД Баркаря + IDE.
    А можно про схему Баркаря по-подробнее? Я попытался воссоздать то, что было в журнале "Радио-Любитель №11/1995", но без прошивки ПЗУ-хи логику изменений не понял...

    Цитата Сообщение от Syntal Посмотреть сообщение
    На схеме у всех ОЗУшек запараллелены
    Что запараллелены? Адресные входы и линии данных? Так это ж вроде не страшно -- на них по даташиту должно быть состояние "High Z" при отсутствии управляющих сигналов...
    и к тому же константны CE1 и CE2 - такое работать не будет.
    А это интересное замечание. Вроде бы криминала в том нет, но долгий гуглёж дал скудные комментарии, что при постоянном включении по СЕ1 и СЕ2 эти микрухи памяти перегреваются и сгорают, поэтому немного поменял схему.
    Наиболее оптимальным, как мне показалось после разглядывания эпюр работы КД из документации, а также картинки svofski, их следует подключить к сигналу "БЛК", что и было сделано... Кроме того, я всё-таки поменял логические элементы на линии ШАП на буфер 74HC244, у которого задержка передачи около 20нс -- пусть лучше адрес будет получен немного раньше сигнала CAS.

    Новая схема со всеми (надеюсь) исправлениями и дополнениями:

    Схемка

    Нажмите на изображение для увеличения. 

Название:	kd_sram4.jpg 
Просмотров:	83 
Размер:	22.7 Кб 
ID:	65794

    Архив: KD_SRAM4.7z
    [свернуть]


    И ещё один момент: случайно в библиотеке нашёл упоминание, что, оказывается, к Вектору можно было подключить до восьми квази-дисков. Не вижу особой проблемы в том, чтобы расширить этот контролёр до эмуляции двух-трёх, или даже всех восьми дисков, но вопрос -- а поддерживается ли это какими-либо ДОСами или программами?

    UPD: В схеме обнаружена ошибка -- сингал RAS для буфера следует инвертировать, для этого необходимо вывод 2 микросхемы Д5:А подключить через сопротивление к +5В вместо массы.
    Последний раз редактировалось Improver; 23.07.2018 в 10:11. Причина: Исправление ошибок

  12. #8
    Activist
    Регистрация
    01.08.2006
    Адрес
    Волгоград
    Сообщений
    344
    Благодарностей: 145
    Mentioned
    0 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Цитата Сообщение от Improver Посмотреть сообщение
    А это интересное замечание. Вроде бы криминала в том нет, но долгий гуглёж дал скудные комментарии, что при постоянном включении по СЕ1 и СЕ2 эти микрухи памяти перегреваются и сгорают, поэтому немного поменял схему.
    Ничего не сгорает, хоть оба CE все время держать притянутыми к земле. Насчет логики работы я ошибся, Вы банки разруливаете с помощью разных WE и OE. Мне кажется более оптимальным было бы, WE и OE подавать одинаковыми на все ОЗУшки, а с помощью CE1 и CE2 выбирать банк.
    "... жизнь удалась, если найдётся кто-нибудь, кто заберёт с помойки твои книги и инструменты, когда ты умрёшь". (c) marta_ketro
    Любой компьютер, в котором стоят резисторы, компьютером может называться с натяжкой. (с) Д. Михайлов

  13. #9
    Guru Аватар для svofski
    Регистрация
    20.06.2007
    Адрес
    С.-Петербург
    Сообщений
    2,416
    Благодарностей: 857
    Mentioned
    1 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Improver, вот тут сразу две ветки, в которых обсуждается множественный квазидисказм у Векторов. tl;dr это химера.
    Больше игр нет

  14. Этот пользователь поблагодарил svofski за это полезное сообщение:
    Improver (20.07.2018)

  15. #10
    Member Аватар для Improver
    Регистрация
    06.02.2018
    Адрес
    г. Волгоград
    Сообщений
    187
    Благодарностей: 65
    Mentioned
    0 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Цитата Сообщение от Syntal Посмотреть сообщение
    Мне кажется более оптимальным было бы, WE и OE подавать одинаковыми на все ОЗУшки, а с помощью CE1 и CE2 выбирать банк.
    В принципе да, оба эти способа работы памяти допустимы. И можно также объединить и все линии WE (тогда половина дешифратора ИД4 будет незадействована)... Попробую прикинуть это на схеме.

Страница 1 из 10 12345 ... ПоследняяПоследняя

Информация о теме

Пользователи, просматривающие эту тему

Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)

Похожие темы

  1. ПК8000 - Софт: Старый и Новый
    от ivagor в разделе ПК8000
    Ответов: 224
    Последнее: 13.12.2018, 17:11
  2. Старый-Новый Язык Noahsoft PL65
    от ezswift в разделе Atari
    Ответов: 9
    Последнее: 27.09.2018, 09:18
  3. Ответов: 51
    Последнее: 01.10.2011, 06:41
  4. про новый-старый спектрум
    от xailar в разделе ZX Концепции
    Ответов: 3
    Последнее: 06.12.2010, 10:42
  5. ПК8000 - Квазидиск
    от Mick в разделе ПК8000
    Ответов: 86
    Последнее: 13.10.2008, 18:17

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •