DRAM SDRAM DDR2/3/4/5

[omercury]

Т.е. сейчас Dynamic означает не то, что раньше

Нет, Dynamic Acess как означал динамический доступ, так и продолжает его означать, и технология самого массива памяти к этому не имеет никакого отношения, как, впрочем, не имела и раньше.

Что значит "столько было бы"? Оно столько и есть (пропускная способность), но да не в произвольном доступе.

То и значит, что это пропускная способность в потоковом режиме, то бишь максимально возможная. Однако без оговорки на время доступа к данным (ввод команды, адреса, ожидание готовности данных...) и максимальную длину бюрста 8 адресов. К слову сказать у обычной SDRAM бюрст может быть до размера страницы, то есть 128/256 слов.

По факту, для тактовой частоты Z80 в 12МГц память пришлось тактировать на все 130МГц, что бы она всё-всё успевала

12*8(9)=96(108)МГц. 130/12=10,8333 Сбоит небось из-за несинхронности?
То же время доступа можно было получить при CL=2(6 тактов на операцию) на более низкой частоте. У Влада на ReVerSe есть корки для CL=2 и CL=3, но есть одна тонкость - тактовая должна быть строго кратна частоте доступа.

- - - Добавлено - - -

Для компов с небольшим объёмом ОЗУ его эмулируют внутри FPGA,

В DE-10 Nano блочной памяти >600 килобайт.
"хватит всем!" (с)

по мере роста ёмкости / снижения цены думацо все ретрокомпы можно будет сделать в режиме SoC

Ну если STM32F103 на своих 72МГц справляетцо, то почему бы не справится уже сейчас двухъядерному А9 на своих 800МГц?
Только одна загвоздка - #этонеспектрум.

[Advertiser]

[andreil]

12*8(9)=96(108)МГц. 130/12=10,8333 Сбоит небось из-за несинхронности?
То же время доступа можно было получить при CL=2(6 тактов на операцию) на более низкой частоте. У Влада на ReVerSe есть корки для CL=2 и CL=3, но есть одна тонкость - тактовая должна быть строго кратна частоте доступа.

Я там в ходе экспериментов сохратил задержки чутка, выпилив 1 такт ожидания. Ну и частоту точно уже не помню - может и на 100 запускал. Процессор тактируется 12,5МГц, если точнее - в качестве исходной взял 25МГц, используется как пиксельклок.

[CodeMaster]

Нет, Dynamic Acess как означал динамический доступ, так и продолжает его означать

Если быть точным, то "dynamic random access", т.е. доступ произвольный, а не динамический. Интересно, что тогда в твоём понимании означает "static" в SRAM?

и технология самого массива памяти к этому не имеет никакого отношения, как, впрочем, не имела и раньше.

Что-то не все так считают:

Каждая ячейка такой памяти имеет свойство разряжаться (из-за токов утечки и пр.), поэтому их постоянно надо подзаряжать — отсюда название «динамическая» (динамически подзаряжать).

В DE-10 Nano блочной памяти >600 килобайт.
"хватит всем!" (с)

Пока на Amiga A600 и кое чего ещё не хватает. Думацо в районе 8 метров уже должно хватить всем ;-)

[omercury]

Если быть точным, то "dynamic random access", т.е. доступ произвольный

За произвольный отвечает слово Random.

Интересно, что тогда в твоём понимании означает "static" в SRAM?

Ок, на пальцАх не получилось(((

Таки да, первая буква в DRAM/SRAM означает именно технологию энергозависимой памяти (бинго!), т.е. ячейки статической позволяет хранить данные сколь угодно долго без внешнего вмешательства, в отличие от динамической. Тут ты прав.
А вот за первой буквой аббревиатуры SDRAM/SSRAM (синхронная) кроется кроме синхронизации с клоком ещё очень много всего интересного. И про это интересное я уже на пальцах в двух словах рассказывать ничего не буду, а отправлю таки Read This Fucking Manual.

Алаверды.