Эмулятор БК-0010 на ESP8266

[Manwe]

А откуда дробная часть появилась на SMK?

Очень просто: чтобы вычислить время выполнения команды с точностью до десятых долей такта, я выполняю команду много раз подряд (команда размножена в памяти) и затем делю получившееся время на число команд.
Так вот, поскольку частота процессора (4 МГц) не совпадает с частотой видеоконтроллера (6 МГц), одна и та же команда может выполниться за разное число тактов: процессор пытается считать из памяти аргумент, а память может быть не готова отвечать. А в другой раз может быть сразу готова.

Итого, надо рассматривать блок из трёх команд.
Например, в быстрой памяти MOV (R2),R1 выполняется (попутно считывая аргумент из медленной памяти) за 16 тактов, следующая такая же команда снова за 16 тактов, а вот третья уже за 32, потому что в это время контроллер памяти занял шину и не позволяет считать команду. Вот и получаем (16+16+32)/3 = 21,3 такта в среднем на команду MOV (R2),R1.
А в медленной памяти эта команда всегда выполняется за 32 такта.

Для демки «Good Apple» я ещё писал тест блока произвольных команд, так как разные команды в разной последовательности в разное время обращаются к памяти и перестановкой местами некоторых команд можно устранить лишние простои.

[konst_st]

Итого, надо рассматривать блок из трёх команд.
Например, в быстрой памяти MOV (R2),R1 выполняется (попутно считывая аргумент из медленной памяти) за 16 тактов, следующая такая же команда снова за 16 тактов, а вот третья уже за 32

Т.е. в тестах с быстрой памятью, результаты которых вы привели, из быстрой памяти выполнялся только код, а данные пересылались в/из медленную (динамическую) память? А не могли бы прогнать тест, который работает только с быстрой памятью? Или, может, где нибудь можно посмотреть растактовку команд ВМ1 без учета задержек памяти?

[Manwe]

Т.е. в тестах с быстрой памятью, результаты которых вы привели, из быстрой памяти выполнялся только код, а данные пересылались в/из медленную (динамическую) память?

Да, я даже написал об этом жёлтым карандашом на скриншоте

А не могли бы прогнать тест, который работает только с быстрой памятью? Или, может, где нибудь можно посмотреть растактовку команд ВМ1 без учета задержек памяти?

Правильной таблицы тактов, по-моему, нет нигде.
Я собираюсь дописать тест, чтобы он прогонял все возможные сочетания быстрой и медленной памяти. У команды может быть до шести аргументов и все они могут лежать в любой памяти, как и сама команда.

[gid]

Правильная таблица тактов есть в ТО. Которого нет в свободном доступе, то ли потому, что с него гриф секретности не снят, то ли потому что оно хранится не у тех людей.
Однако добрый anonymous на форуме bk0010.org делился листочками из ТО, на которых была таблица. Дохлые ссылки ещё можно найти в этой ветке: https://bk0010.org/forum/?id=3799&old в сообщении "? anonymous - 26.02.2011 00:45".
У меня эти листочки в оригинале не сохранились, поэтому во вложении timings.zip просто таблицы. Без пруфов и подтверждения правильности.

[Manwe]

Однако добрый anonymous на форуме bk0010.org делился листочками из ТО, на которых была таблица.

Если в эмуляторе использована эта таблица, то она не совсем верна. Потому что музыкальное демо «In Your Space» в эмуляторе тормозит по сравнению с реальной БК-0011М (по тону звука хорошо слышно). Быстрая память в демо не используется, разумеется.
Либо можно предположить, что запись в порт 177714 должна происходить быстрее, чем в ОЗУ. С другой стороны, первая-то часть демо не тормозит, хотя там тоже есть запись в порт 177714.

[konst_st]

Если в эмуляторе использована эта таблица, то она не совсем верна.

Нет. В gid и в моем эмуляторе другие тайминги - выше в этой теме я приводил.

поэтому во вложении timings.zip просто таблицы. Без пруфов и подтверждения правильности.

Не понимаю я логики в этих таймингах.
Например почему однооперандные команды с методом адресации 3 выполняются 27T+3tn - т.е. всего 3 обращения к памяти. В то же время для метода адресации 5 выполняются 28T+4tn - т.е. честные 4 обращения к памяти (чтенике кода команды, чтение адреса, чтение операнда, запись операнда).
Для двухоперанднеых команд похоже к приемнику происходит только одно обращение. Или в ВМ1 есть режим чтение-модификация-запись за одно обращение к памяти? Если так то почему это не используется в однооперандных командах?

- - - Добавлено - - -

Вот здесь нашел много интересного по растактовке команд: https://zx-pk.ru/threads/14702-rasch...ry-pdp-11.html
Patron тоже обратил внимание на эти странности. Скорее всего ошибка.

[CodeMaster]

Не понимаю я логики в этих таймингах.

Столько копий сломано вокруг таймингов... А можно же это проверить в Quartus по моделям Vslav для 1801ВМ1А и 1801ВП1-037?

[MM]

Обращаю внимание, что БИС 1801ВМ1 не может функционировать при 0 тактах задержки ОЗУ ( регистров ) по записи, это баг.
Внутри БКшки для исключения 0 тактов на запись применяется замедляющая DOUT цепочка RC, но на разъем МПИ выведены собственно сигналы 1801ВМ1 без этой задержки.
Именно этим объясняется зависание изрядного к-ва блоков КНГМД с ВП1-128 при форматировании трека диска, т.к. задержка по записи в 128-й не нормирована.
И, кстати, чем ниже частота БКшки, тем выше вероятность зависания блока КНГМД, т.к. на высоких частотах 1801ВМ1 может таки усматривать "1 такт задержки записи".

[konst_st]

Правильной таблицы тактов, по-моему, нет нигде.

Вот здесь https://zx-pk.ru/threads/14702-rasch...l=1#post560139 Patron приводит формулы для ВМ1:

[Время выполнения команды] = [Суммарное время всех циклов шины] + [Суммарное время всех штрафов]

Циклы шины:
DATI : [ 7*T+tn] - цикл чтения шины
DATO : [10*T+tn] - цикл записи шины
DATIO: [13*T+2*tn] - цикл чтения-записи шины (чтение + запись приемника)
tn - время задержки памяти (для динамической памяти БК с частотой процессора 3 МГц равно 4 тактам)

Штрафы:
[Штраф исполнения]: 1*T (для всех команд)
[Штраф второго операнда]: 1*T (для команд, использующих два операнда, если один из них в памяти)
[Штраф отмены предвыборки]: 2*T (для команд, выполняющих больше одного цикла шины)
[Штраф префиксной адресации]: 1*T - для каждого операнда с префиксной адресацией)
[Штраф невзаимности]: 5*T (для MOV = 4*T) (для команд, у которых первый операнд не обращается к памяти, а второй - обращается)

Так же надо учесть, что циклы шины могут начинаться только каждые 4 такта (если частота процессора 3 МГц). Т.е. если по этим формулам длительность команд не кратна 4 тактам, то ее необходимо увеличить до кратного 4 тактам значения.

Я просчитал для всех команд MOV (длительность которых, измеренную на БК-0010, вы привели), и у меня сошлось все такт в такт.
Могу в эмулятор внести новые тайминги с учетом этих формул, но желательно проверить теорию на других командах тоже.

PS: Конечно, по правильному надо учитывать в какие моменты (от начала команды) начинаются циклы шины, и каждый цикл уже выравнивать (в большую сторону) до 4 тактов. Но как рассчитать время каждого цикла - это вопрос. Нужно понять где (в каком месте по тактам) вставляются штрафы и где (в каком месте по тактам) в циклах шины формируется запрос на чтение/запись контроллеру памяти (т.е. какой именно такт цикла шины должен быть кратным 4 тактам).

[Manwe]

PS: Конечно, по правильному надо учитывать в какие моменты (от начала команды) начинаются циклы шины, и каждый цикл уже выравнивать (в большую сторону) до 4 тактов.

Да, это нужно учитывать. Оно особенно проявится когда процессор работает на частоте 4 МГц.