Использование FPGA и CPLD (ПЛИС и ПЛМ)

[fan]

5 Минут в виндовом блокноте

Интересный пример , а выходные значения можно указывать в бинарном виде ?

Впрочем полюбому лучше набивать бинарник в редакторе (ещё не найденом %) ), и подсовывать готовый фаил . Пример кода чтоб можно было бинарный фаил подсунуть случайно нету ? (без конвертирования в чего либо другое)

[Advertiser]

[ZEK]

Интересный пример , а выходные значения можно указывать в бинарном виде ?

Да в любом можно

Впрочем полюбому лучше набивать бинарник в редакторе (ещё не найденом %) ), и подсовывать готовый фаил . Пример кода чтоб можно было бинарный фаил подсунуть случайно нету ? (без конвертирования в чего либо другое)

В ActiveHDL мастер есть ты ему указываеш bin или hex а он примерно такой код лепит. Я даже прикалывался прошивку ПЗУ 64Кб загонял в Verilog зрелише шуткое.