А точно ли только процессор считывает ОЗУ, а не и счетчики тоже?
На ША ОЗУ есть "задняя дверь" на мультиплексорах, в виде VD0..VD7, а также других сигналов, в противовес ША процессора.
Похожая "задняя дверь" есть и для РУ2 на его мультиплексорах, в виде VD3..VD7 (младшие 8 группируем).
Все что мне удалось найти на схеме, это два разделяемых ресурса, РУ2 и РУ5.
При этом, шины процессора не затрагиваются, у видео свои шины VD0..VD7 (шина данных, битмапа и указателей) и CD0..CD7 (шина цвета).
Процессор должен стоять в ожидании (READY), для чтения ОЗУ, пока не произойдет подключение моста MD0..MD7(выходная шина данных ОЗУ) => VD0..VD7 => ШД.
В качестве КПП моста, выступает буферная DD39.
Хотелось бы подробнее это все понять, где и что происходит.
Что в прерывании, а что на счетчиках (которые не останавливаются при отладке).





wtf
Ответить с цитированием