Хотя сам и не занимаюсь этой темой совсем, позволю себе также совет: попробовать Clash - декларативный язык описания железа, который генерирует Verilog/VHDL. Эффективность вышеперечисленного должна повыситься еще намного выше: https://clash-lang.org/





Ответить с цитированием