"This SDRAM interface design
utilizes approximately 24% of the logic elements (LEs) in an EPM570
device and uses up to 85 I/O pins."
https://www.intel.com/content/dam/al...e/an/an499.pdf
https://web.archive.org/web/20140806...gn_example.zip
---
Вот здесь: https://www.edn.com/design/systems-d...RAM-controller делали на EPM7128, но код похоже был доступен зарегистрированным пользователям и не сохранился.
Последний раз редактировалось troosh; 01.01.2019 в 17:44.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)