Еще один Орион НЕ на ПЛИС или калинка-малинка по-русски

[LeoN65816]

Denn, несколько советов.
По схеме тактового генератора: в момент записи в порт #FC у сигнала CLK (на выходе 2И-НЕ) в случае разных фаз переключаемых частот однозначно будут глитчи и как их прохавает проц ты, наверное, догадываешься... Поэтому засинхронь сигнал CLK еще одним D-триггером теми же 40 МГц.

т.к. ВВ55 и МК физически не смогут даже на 10 МГц, а уж на 20 - и подавно.

Возьми NEC D8255AC-2, D82C55AC-2, КР1834ВВ55А (длительность nRD >= 150 нс [3 такта 20 МГц], длительность nWR >= 100 нс [2 такта 20 МГц]).

Но для работы с таким RAM-диском придётся переключаться на клок 2,5 МГц, т.к. малопотребялющее СОЗУ на клоке 20 МГц работать не будет.

Цикл чтения/записи памяти от 2 тактов. При 20 МГц это от 100 нс. Сейчас полно низкопотребляющей статики с доступом 35, 55, 70 нс, в том числе и в DIP-корпусе.