Еще один Орион НЕ на ПЛИС или калинка-малинка по-русски

[Denn]

Error404, а тоже хорошая мысль! В плане работы с ПЗУ напрямую в адресном пространстве. И не надо изгаляться с эмуляцией ROM-диска. Минус четыре здоровенных корпуса ИР22/23. Только получается "проколотый" ROM-диск, т.к. в F800..FFFF нужно иметь Монитор, причём непереключаемый.

- - - Добавлено - - -

у ТМ9 "вверху" два "лишних" бита, с их помощью получается четыре варианта:

1. Основное ОЗУ
2. ПЗУ (RD / Монитор)
3. СОЗУ (RAM-диск)
4. ххх

В последнем варианте можно посадить например гламурную видеокарту (четырёх плоскостную от ПРОшки), как доработку.

- - - Добавлено - - -

"Старинную" ТМ9 можно махнуть на ИР22, и тогда потенция по объёму ЗУ вырастает до 4 Мб.

- - - Добавлено - - -

Только придётся делать обратку (плюс 1х АП6), чтобы можно было читать состояние порта номера банки. Например, мне нужно слазить в ROM/RAM-диск, но мы не знаем из какой страницы основного ОЗУ это делается, т.е. нужно узнать, сохранить, а после восстановить правильную банку.

[Advertiser]

[Error404]

"Старинную" ТМ9 можно махнуть на ИР22, и тогда потенция по объёму ЗУ вырастает до 4 Мб.

Там еще идея была в использовании входа сброса (чтобы процессору гарантированно по включении питания или Reset включалось ПЗУ, причем определенная страница), тогда регистр надо не ИР22 (у него начальное состояние негарантированное) а какой-то со сбросом (такой есть, но на память не помню).

[vlad]

тогда регистр надо не ИР22

ИР35?

[LeoN65816]

Denn, несколько советов.
По схеме тактового генератора: в момент записи в порт #FC у сигнала CLK (на выходе 2И-НЕ) в случае разных фаз переключаемых частот однозначно будут глитчи и как их прохавает проц ты, наверное, догадываешься... Поэтому засинхронь сигнал CLK еще одним D-триггером теми же 40 МГц.

т.к. ВВ55 и МК физически не смогут даже на 10 МГц, а уж на 20 - и подавно.

Возьми NEC D8255AC-2, D82C55AC-2, КР1834ВВ55А (длительность nRD >= 150 нс [3 такта 20 МГц], длительность nWR >= 100 нс [2 такта 20 МГц]).

Но для работы с таким RAM-диском придётся переключаться на клок 2,5 МГц, т.к. малопотребялющее СОЗУ на клоке 20 МГц работать не будет.

Цикл чтения/записи памяти от 2 тактов. При 20 МГц это от 100 нс. Сейчас полно низкопотребляющей статики с доступом 35, 55, 70 нс, в том числе и в DIP-корпусе.

[Denn]

По схеме тактового генератора: в момент записи в порт #FC у сигнала CLK (на выходе 2И-НЕ) в случае разных фаз переключаемых частот однозначно будут глитчи и как их прохавает проц ты, наверное, догадываешься... Поэтому засинхронь сигнал CLK еще одним D-триггером теми же 40 МГц.

Насколько я знаком с МП, в них все действия привязаны к тактовым импульсам. Соответственно, программное переключение портов также происходит по клоку.
Прошу пояснить, откуда могут взяться глитчи?

Возьми NEC D8255AC-2, D82C55AC-2

Я возьму, а другие посмотрят и скажут "да ну его нафик", ещё какие-то дефицитные микросхемы нужно, побираться по китайским аукционам...

Впрочем, на порт пользователя таки придётся ставить быструю "ВВ55", но он далеко не всем нужен.

Цикл чтения/записи памяти от 2 тактов. При 20 МГц это от 100 нс. Сейчас полно низкопотребляющей статики с доступом 35, 55, 70 нс, в том числе и в DIP-корпусе.

У меня есть ОРИОН-ПРО и я знаю вот что. В нём есть два варианта работы ПЗУ Монитора: прямой и с вэйтами. Выбирается джамперами на плате. В аннотации написано, что если ПЗУ "медленная", то нужно выбирать второй вариант. У меня импортная УФ ПЗУ с реакцией 120нс, при прямом подключении, на тактовой 5 МГц комп работает с глюками, а на тактовой 10 МГц не стартует вообще! При переводе на вэйтовый вариант комп работает без проблем. Из чего я делаю вывод, что 120нс не достаточно для МПС с клоком ЦП 10 МГц и даже 5 МГц (нестабильная работа).
Дальше по аналогии: 70нс памяти не достаточно для 20 и даже 10 МГц.
Можно конечно собрать на макете и проверить, но мне результатов на Орионе-ПРО достаточно. Это не теория, а честная практика.
Поэтому для беспроблемной работы на 20 МГц я предпочту ставить 10нс СОЗУ CY7C1049D-10VXI.

[LeoN65816]

Прошу пояснить, откуда могут взяться глитчи?

в момент записи в порт #FC у сигнала CLK (на выходе 2И-НЕ) в случае разных фаз переключаемых частот однозначно будут глитчи

1. Смотрим вложение. Длительность глитчей меньше минимально допустимых длительностей единицы или нуля тактовой, во вложении пример для 20 МГц процика. На меньших турбах (10, 5) эти глитчи проц на 20 МГЦ прохавает.
2. Задержка положительного фронта nPC от текущей тактовой (от положительного фронта? от отрицательного фронта? запись в порт? или триггер маппируется на память? от этого всего и зависит задержка) во вложении идеализирована. В натуре все будет под еще большим вопросом.
3. Поэтому тут надо делать даже не так, как в начале предложил, а по принципу мастер-помощник. Прямой выход с твоего триггера (мастер) турбы подается на второй D-триггер (помощник) и тактируется nLCLK (то есть загоняем момент переключения в зеленую зону вложения). А уже с него прямой и инверсный по-твоему на вилку комбинаторики. И желательно еще CLK (все-таки это клок) засинхрить теми же 40 МГц (хоть и задержка получается, зато надежно для клока).

[Denn]

LeoN65816, спасибо за предметный интерес к теме и картинки. Насколько я понял, суть поднятой проблемы в задержках распространения сигнала от порта до логики коммутации.

Я вижу работу этого узла следующим образом:



В моём варианте глитчи не получаются. Если где-то неправ, поправьте.