Кстати, а как там у тебя решено с адресной частью цикла МПИ? Как я понял, у всех наших камешков, кроме 1801ВМ1, адресная часть цикла тоже (частично) асинхронная, то есть она продолжается до тех пор, пока не придет сигнал "Адрес принят" - у ВМ3 это SSYNC. Как с ним манипулируют? Первое, что приходит в голову - это завернуть туда SYNC, хотя кое у кого на аналогичные входы отдают просто высокий уровень.

А еще, как я догадываюсь, у скоростных процессоров, вроде 1836ВМ3, быстрая память на плате и быстрая электроника, которая ее обслуживает, может делать укороченную адресную часть цикла, а при выдаче адреса в корзину, можно выдать и полные 250 нс адресной части.

А как это делается у тебя, на твоей плате?