Вопросы о Z84C00 и eZ80

[IgorR76]

Если проц анализирует сигналы по фронту клока, то меняйте их по спаду. И будет гарантированно работать.

[OrionExt]

Ловится на любом, у него 1 такт на операцию.

Речь не о длительности WAIT в тактах, а в какой момент можно его подавать и снимать. Так же как BUSRQ, про него тоже ничего нет.

Если в любом такте. Подавайте в начале такта. Логично (по мне) что вайт, должен отлавливаться в середине такта (срез clk).

[Bolt]

Если проц анализирует сигналы по фронту клока, то меняйте их по спаду. И будет гарантированно работать.

Будет. Но медленно. Потому что за один такт надо и адрес проанализировать, и WAIT выставить, а за полтакта на частоте 50 МГц это не получится.

[OrionExt]

Кстати за один такт все там происходит и адрес выставляется и с шины данные читаются?

Один внешний такт - одна операция. Может и две за такт? Это так? Поэтому все так и сложно. О конвейере забыли (продвинутый), тоже жрет внутренние такты. И может конфликтовать с внешней шиной.

Давите на вайт в начале такта, может к середине такта сигнал дойдет. А там набор +1 вайт с периферией работающей на 1МГц вы не заметите

- - - Добавлено - - -

А тех поддержка (волна беженцев). Вам будет парить мозги о фронте о 1нс. Да и сами разробы видимо слабо понимают в некоторых нюансах проца. Я, почему так сужу. Почитайте документаху на Z280 и гарантирую мозг бубликом согнется.

[Bolt]

Кстати за один такт все там происходит и адрес выставляется и с шины данные читаются?
Давите на вайт в начале такта, может к середине такта сигнал дойдет. А там набор +1 вайт с периферией работающей на 1МГц вы не заметите

Да, всё за один такт.
У меня кроме периферии на 1 МГц ещё оперативка, видео, и вообще всё сложно.

Да и сами разробы видимо слабо понимают в некоторых нюансах проца.

Тоже так показалось.

[IgorR76]

Bolt, какие то противоречивые условия задачи. Хотите скорость-не используйте Wait. Берите частоту системы 200-300 МГц, и обрабатывайте запросы от проца. Иначе получится не по книжке, и даже если Ваш экземпляр заработает, то при повторении конструкции может и не сработать. Решайте-надежность или авось.

[Advertiser]

[OrionExt]

Все просто. Навешиваем рекумендуемую память и погнали отдовать запросы железу, и получать странные ответы от железа

[Bolt]

Да, хочу скорость, но количество wait states может динамически меняться. Например, если будет RAM 70 нс, а в ПЛИС небольшой кэш. Получается, что процессор может получить данные и за один такт, но в случае необходимости надо успеть дёрнуть WAIT, отсюда и противоречивость. ПЛИС только внутри на 300 МГц работает, а "от ноги до ноги" 6 нс даже если напрямую соединить.
Самое простое понизить частоту, например, до 25 МГц, но тогда теряется половина скорости процессора. Не наш метод

- - - Добавлено - - -

Все просто. Навешиваем рекумендуемую память и погнали отдовать запросы железу, и получать странные ответы от железа

А потом навешиваем трансляцию адресов и прочее, и скорость падает минимум в два раза.

- - - Добавлено - - -

Иначе получится не по книжке, и даже если Ваш экземпляр заработает, то при повторении конструкции может и не сработать. Решайте-надежность или авось.

А фишка в том, что в книжке-то и не всё описано. Поэтому где-то определю экспериментально, где-то дофантазирую. Всё в лучших традициях цифровой техники прошлого века

[OrionExt]

Как все сложно.

Мне всегда казалось, что память живет своей жизнью. Ставьте вайт на память если нужно. Это самое быстрое, что должно быть.

И неужели память о 10нс будет быстрей медленней некой микрухи от AMD мат-процессора. Для AMD будет отдельный подтормаживатель (или можно в тупую понижать такт цпу до самой медленной периферии /MSX/). Опять же вы это заметите. Все просто будет летать в рамках ЦПУ-Память.

- - - Добавлено - - -

Можно еще нарваться на фиг-вам, когда регистры микрухи мапятся на память. Ну, это так, если задумаете перемирию сторонюю подключать.

[andrews]

Про разработчиков я сперва смеялся, ведь проц идет в массовое изделие - калькулятор от TI и "косяки" давно бы всплыли. Но потом стало ясно, что все ситуации использования они не могут предусмотреть. А желание понять то, что в доках не описано и в чем поплыла "техподдержка" как раз индикатор этого нестандартного подхода. Выход здесь может быть такой. Для экспериментов изваять все же ядро на FPGA. Потом можно получать большие деньги с Zilog-а так как если решение покажет свою эффективность это расширение функционала микрухи, которое им можно продать.