Верхние градиенты формирует ПЛИС, нижние линии из синих точек записывает процессор. Пока в качестве видеопамяти используется 8 килобайт памяти ПЛИС.
Забавный факт: eZ80 при чтении из внутренней FLASH выставляет адрес на шину, остальные сигналы при этом не активны, а при запросе шины #BUSREQ выдаёт #BUSACK и останавливается.
Теперь надо для исследования wait-ов и прочих сигналов записать во "внешнюю RAM" программу и попробовать её выполнить.
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Попробовал выполнять программу из внешней памяти, попробовал wait. Начал писать контроллер SDRAM.
#INSTRD по-своему хорош, но #M1 очень не хватает.
Защищённую память сделать не сложно, но очень сложно защититься от, например, записи в порт или переключения режима прерываний. И чем дальше, тем больше заморочек. Даже по префиксам DD/FD eZ80 кое-где несовместим с Z80 из-за новых инструкций.
и как это обходить, если процессор eZ80 реальный? Ставить параллельно "силиконовый процессор-корректор" из FPGA?Сообщение от Bolt
Ну так а я чем занимаюсь?
Концепция немного изменилась. Приложению доступно до 240 страниц по 64 килобайта (15 мегабайт). Одна из страниц предназначена для эмуляции, она с двойным преобразованием адреса, суб-страницы размером 16 килобайт (можно меньше), в эти страницы можно вывести логические адреса 0x400000...0x7FFFFF (4 мегабайта).
Пока максимальная скорость получается или 30 МГц без тактов ожидания, или 50 МГц по 2 такта на одно обращение к памяти. Вроде бы 30 больше чем 25, но ещё есть дополнительные такты для всяких преобразований, поэтому пока точно не знаю что лучше.
Минимальная скорость ограничена особенностями SDRAM. Если, допустим, 15 тактов на запрос, частота 60 МГц, и ещё минус видео, то около 3 мегабайт/с.
andrews(03.11.2019)
Запустил в своём симуляторе демку, записал лог обращений к памяти за пару минут. Прочитано 110 мегабайт кода, 25 мегабайт данных, 7 мегабайт записано. Вывод: надо оптимизировать выполнение кода, ldir потерпит.
Частота 50 МГц, код читается из кэша за 1 такт, данные читаются за 2 такта, пишутся за 3 такта. Около 4 млн. обращений к SDRAM, считаю по 15 тактов. Итого 241 млн. тактов плюс ещё процентов 5 на некоторые алгоритмы. Средняя скорость доступа 28 Мбайт/с с теоретическим пределом 50 Мбайт/с в идеальных условиях. Правда, ldir даст мегабайта 3 в секунду в лучшем случае. (Для сравнения: Z80 на 3.5 МГц скорость доступа 1.2 Мбайт/с, ldir 0.3 Мбайт/с.)
Вот эту мысль зафиксируем и приступим к реализации, а то с алгоритмами кэширования можно играться бесконечно.
Сюрприз от eZ80!
16-битный inc/dec обнуляет старший байт 24-битного регистра.
по поводу переноса данных память-память можно сделать хинт, как у Спринтера - типа некий акселератор, который сначала затащит данные внутрь альтеры, а потом от туда в память. Должно быть быстрее, чем тупо ldir юзать. это если где то в расширенных режимах работать. не эмуляция 128го спекка.
А в каких задачах, кроме построения графики, может потребоваться такой быстрый перенос память-память? Может тогда уже делать это с уклоном в вывод графики?
в задаче "тонкого клиента" когда с сервера тебе валятся данные и необязательно графические
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием
