игровой автомат ZANAC-EX на базе MSX1.5

[OrionExt]

Как вариант в коде сделать вначале запись в портА 00, а затем уже записать конфигурацию, проверить этот узел и двигаться дальше.

Не не не. LD A,82H : OUT (PPI.CM),A – достаточно.

сначала /SLTEN не активный, но как токо выставляется /PPI сигнал (который еще и не учитывает A2) то сразу становится активным

Во. Это оно


Но в этой стройной логике есть одна кака. PPI может не успеть инициализироваться. В варианте на расыпухе это решалось подтягиванием сигнала /SLTEN конденсатором на землю. Ход стандартный. А для CPLD нужен костыль.

надо к 0 было притянуть выводы слотового конфигуратора?

Или делать задержку на логических элементах для /SLTEN. Где-то видел способ как эту белиберду растолковать компилятору. Но, мое мнение, надо делать синхронный дизайн, путем завода сигнала CLK CPU на CPLD. Бо видимо это первые цветочки, а ягодки будут впереди.

Отвлекусь. Я вот тоже подумываю утилизировать тройку не дорогих плат с Циклоном 2 с толком для MSX. Дожились Так там без синхронного дизайна ни как. Вот так эти CPLD/FPGA задуманы. Пока есть одна трабла. Не кушают циклоны 2 сигнал 3.5МГц в виде клока (pll точно не ест. с глобальным клоком надо пробовать).