bigral, запустил я тут вечерком свою реализацию MSX на FPGA с успешным выходом в бейсик. Конфиг следующий – ПЗУ, ОЗУ, ЦПУ, ВДУ1 и все. ПЗУ и ОЗУ прибито гвоздями, внизу ПЗУ, вверху ОЗУ. ВВ55 нет, как нет и слотов. Оказывается и такой вариант на этапе отладки возможен.
Дык, ТТL - уровни. Что там у нас? Вроде ВВ55А используется.Сообщение от bigral
А так чего тут сказать, мешать CMOS и TTL можно, но ни кто гарантий, что оно будет работать, не даст. Что бы работало надо конкретно на схему смотреть и замешивать туда CMOS совместимый с TTL.
- - - Добавлено - - -
Не знаю как у вас, а у меня в FPGA есть возможность настройки ножек CMOS/TTL, естественно речь о 3.3 В. Фиг его знает оно работает? Поставил ТТL.
Ответить с цитированием