Реверс-инжиниринг УКНЦ (1515ХМ1&2, 1801ВП1, 1801ВМ2)

[Alex_K]

Для 2-хсловного элемента списка все тоже самое, за исключением того, что в первые 4 фазы загрузка из памяти происходит в никуда. Т.е. два раза повторяется загрузка адреса начала строки, и адреса следующего элемента списка, но первый раз данные нигде не остаются.

А вот это странно. Если загрузили адрес списка, то этот адрес для чтения элементов должен инкрементироваться. А тут возникает, что загрузили адрес, он вхолостую прочитал четыре байта, а потом адрес как-то уменьшился на четыре и уже читаются снова следующие четыре байта.

[Advertiser]

[Titus]

А вот это странно. Если загрузили адрес списка, то этот адрес для чтения элементов должен инкрементироваться. А тут возникает, что загрузили адрес, он вхолостую прочитал четыре байта, а потом адрес как-то уменьшился на четыре и уже читаются снова следующие четыре байта.

Адрес не инкрементируется. На младшие три бита старшего байта адреса всегда выдаются 3, 4 и 5 (если элемент двухсловный) биты горизонтального счетчика. А на старшие 5 бит выдается содержимое регистра ENTRY_ADR. Таким образом, для чтения 4-словного элемента (8 байт) младшие три бита будут прокручены 0, 1, 2, 3, 4, 5, 6, 7.
А для чтения 2-словного элемента (4 байта (не используются) + 4 байта) младшие два бита будут прокручены 0, 1, 2, 3, 0, 1, 2, 3, а в третьем бите будет соответствующий бит адреса из регистра ENTRY_ADR.

- - - Добавлено - - -

Меня больше смущает двойной строчный импульс во время VBLANK. Ошибки вроде нет, но непонятно, зачем он такой)

- - - Добавлено - - -

Также интересно, что сигналы PSG и PSC абсолютно синхронны. Активный уровень (высокий), когда на младших 3-х битах горизонтального счетчика значения 7, 0, 1, 2, а низкий уровень, когда на младших 3-х битах горизонтального счетчика значения 3, 4, 5, 6.
Причем, PSG ничем не маскируется, а PSC может быть замаскирован неким запросом к памяти CPU(?) по линиям RQ, CC0, CC1.

[Alex_K]

Также интересно, что сигналы PSG и PSC абсолютно синхронны. Активный уровень (высокий), когда на младших 3-х битах горизонтального счетчика значения 7, 0, 1, 2, а низкий уровень, когда на младших 3-х битах горизонтального счетчика значения 3, 4, 5, 6.
Причем, PSG ничем не маскируется, а PSC может быть замаскирован неким запросом к памяти CPU(?) по линиям RQ, CC0, CC1.

Сигналы PSG и PSC - это сигналы арбитра доступа к ОЗУ контроллерам ОЗУ ЦП и ПП. А PSC маскируется, когда контроллер ОЗУ ПП загружает значение в РА 0177010. После загрузки адреса контроллер ПП по запросам по линиям RQ, CC0, CC1 передаёт адрес видеоконтроллеру. Видеоконтроллер, получив адрес, читает по данному адресу ОЗУ ЦП. В этот момент и маскируется сигнал PSC.
Всё описано в журнале ПК УКНЦ №1/95.

[Titus]

Сигналы PSG и PSC - это сигналы арбитра доступа к ОЗУ контроллерам ОЗУ ЦП и ПП.

Только, наверное, наоборот - PSG - это доступ к ОЗУ ПП, а PSC - к ОЗУ ЦП.

- - - Добавлено - - -

Всё описано в журнале ПК УКНЦ №1/95.

Где скачать журнал?

[Arseny]

Где скачать журнал?

Да как обычно - на нафиг никому не нужном и не интересном сайте УКНЦ & PDP-11

[Alex_K]

Где скачать журнал?

Всему поможет Яндекс с Гуглом. Смотрите и качайте.

[Titus]

Всему поможет Яндекс с Гуглом. Смотрите и качайте.

Очень полезный журнал. Благодаря ему, стало понятно, что я расшифровал схему формирования видеосигнала правильно)



Тут все видно, что после 288 линий экрана идут 3 пустые строки (строчный синхроимпульс отрицательный), затем идут 3 строки кадрового синхроимпульса, во время которого идут инверсные строчные синхроимпульсы, как мне видится, все же удвоенной частоты. Ну а затем опять 18 строк пустых. Всего 24 строки VBLANK. Все тайминги определил правильно, все строки правильно. Ура) Теперь надо найти стандарт на сихнросмесь, чтобы понять, зачем во время кадрового синхроимпульса, строчные инверсные и удвоенные.

[tnt23]

Теперь надо найти стандарт на сихнросмесь, чтобы понять, зачем во время кадрового синхроимпульса, строчные инверсные и удвоенные.

Возможно, это уравнивающие врезки.

[Titus]

Очень полезный журнал. Благодаря ему, стало понятно, что я расшифровал схему формирования видеосигнала правильно)



Тут все видно, что после 288 линий экрана идут 3 пустые строки (строчный синхроимпульс отрицательный), затем идут 3 строки кадрового синхроимпульса, во время которого идут инверсные строчные синхроимпульсы, как мне видится, все же удвоенной частоты. Ну а затем опять 18 строк пустых. Всего 24 строки VBLANK. Все тайминги определил правильно, все строки правильно. Ура) Теперь надо найти стандарт на сихнросмесь, чтобы понять, зачем во время кадрового синхроимпульса, строчные инверсные и удвоенные.

Уточненные времянки строчных и кадрового синхроимпульса:



VSYN_V_SYNC - это строчные синхроимпульсы во время кадрового синхроимпульса. Всего 3 периода по 3 синхроимпульса. Итого - 9 синхроимпульсов. Частота импульсов утроена, период не стабилен. Импульсы похожи на уравнивающие синхроимпульсы, но непонятно, зачем такие нестандартные.

VSYN_NO_V_SYNC - это строчные синхроимпульсы во время всех остальных строк. При этом во время кадрового гасящего импульса (3 линии после экрана, 3 линии кадрового синхроимпульса, 18 линий в начале экрана), нет уравнивающих строчных синхроимпульсов с удвоенной частотой. В принципе, оно и понятно, т.к. это необходимо для чересстрочной развертки, но как к этому отнесутся телевизоры - неизвестно.

Итого:
1. Передних уравнивающих синхроимпульсов нет (3 линии в конце экрана).
2. Кадровый синхроимпульс нестандартен, наполнен строчными синхроимпульсами условно утроенной частоты с неодинаковым периодом (3 линии).
3. Задних уравнивающих синхроимпульсов нет (18 линий в начале экрана).

- - - Добавлено - - -

Что касается уровня видеосигнала, то судя по номиналам деталей в схеме, уровень белого действительно около 1В, а уровень черного несколько завышен, около 0.55В (по стандарту 0.3В). Таким образом, мы имеем размах где-то около 0.45В, вместо 0.7В. Это большая яркость изображения, и меньшая контрастность.

[AlexG]

Меня больше смущает двойной строчный импульс во время VBLANK. Ошибки вроде нет, но непонятно, зачем он такой)

В смысле "с удвоенной частотой" ?
У меня как всегда "склероз" - нет книжки под рукой. Сиё часом сделано не "сдвига" полей видеокадра по вертикали ? другими словами чтоб строки (чёт нечет) физически чередовались по вертикали. По хорошему надо смотреть стандарт на видеосигнал.