Реверс-инжиниринг УКНЦ (1515ХМ1&2, 1801ВП1, 1801ВМ2)

[Titus]

А вот это странно. Если загрузили адрес списка, то этот адрес для чтения элементов должен инкрементироваться. А тут возникает, что загрузили адрес, он вхолостую прочитал четыре байта, а потом адрес как-то уменьшился на четыре и уже читаются снова следующие четыре байта.

Адрес не инкрементируется. На младшие три бита старшего байта адреса всегда выдаются 3, 4 и 5 (если элемент двухсловный) биты горизонтального счетчика. А на старшие 5 бит выдается содержимое регистра ENTRY_ADR. Таким образом, для чтения 4-словного элемента (8 байт) младшие три бита будут прокручены 0, 1, 2, 3, 4, 5, 6, 7.
А для чтения 2-словного элемента (4 байта (не используются) + 4 байта) младшие два бита будут прокручены 0, 1, 2, 3, 0, 1, 2, 3, а в третьем бите будет соответствующий бит адреса из регистра ENTRY_ADR.

- - - Добавлено - - -

Меня больше смущает двойной строчный импульс во время VBLANK. Ошибки вроде нет, но непонятно, зачем он такой)

- - - Добавлено - - -

Также интересно, что сигналы PSG и PSC абсолютно синхронны. Активный уровень (высокий), когда на младших 3-х битах горизонтального счетчика значения 7, 0, 1, 2, а низкий уровень, когда на младших 3-х битах горизонтального счетчика значения 3, 4, 5, 6.
Причем, PSG ничем не маскируется, а PSC может быть замаскирован неким запросом к памяти CPU(?) по линиям RQ, CC0, CC1.