У меня СЭМЗ-ов нет. Надо смотреть тему про быстродействие, там может и выкладывали результаты. Но у меня по быстродействию и мои КВАНТы немного отличаются.
У меня СЭМЗ-ов нет. Надо смотреть тему про быстродействие, там может и выкладывали результаты. Но у меня по быстродействию и мои КВАНТы немного отличаются.
Они могут отличаться только из-за этой линии задержки, если схема у них одинаковая.Сообщение от Alex_K
- - - Добавлено - - -
Нашел один тест на СЭМЗ от Keeper'а.
Если сравнивать медленную версию Квант'a и СЭМЗ, то на СЭМЗ почти везде добавляется 4 такта к операциям, которые длиннее 20 тактов. (20 тактов - это регистр-регистр). Что и следовало ожидать из-за двойной задержки.
У меня на двух быстрых КВАНТАХ операции регистр-регистр - 16 тактов, а на медленном - 20 тактов. Но все КВАНТы.
Именно.
На СЭМЗ 20 тактов типа регистр-регистр, как на Кванте. А вот более длинные операции уже медленнее.
Какие? И число тактов.
Все, кроме регистр-регистр.
Например, запись в регистр 177010 на медленном Кванте 32 такта, а на СЭМЗ 36 тактов.
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
А у меня на быстрых КВАНТах было 28 тактов.
Все сходится. На быстрых квантах 28, на медленных 32, а на СЭМЗ 36.
СЭМЗ в топку! Или переделывать под квант цепочку AR.
- - - Добавлено - - -
А в процентном соотношении у населения больше Квантов или СЭМЗов? Судя по тестам на форуме, Квантов больше.
- - - Добавлено - - -
Растактовка чтения и записи ОЗУ ЦП:
Чтение из ОЗУ ЦП:
Описание:
Чтение из ОЗУ ЦП начинается по переднему фронту SYNC, а вовсе не по DIN, как в случае с ПП. После установки SYNC идет ожидание первого свободного слота памяти ЦП (все слоты памяти ЦП четные). В нашем примере первый свободный слот начинается в такте 8. Также необходимо, чтобы до начала свободного слота был установлен DIN. В связи с этим, более точные графики можно будет составить зная точную растактовку ВМ2.
Чтение из ОЗУ всегда словное:
Такт 8 - на шину A0..A7 выводится младшая часть адреса.
Такт 9 - видеоконтроллером устанавливается сигнал RAS, по которому в ОЗУ защелкивается адрес строки (младшая часть адреса).
Такт 9.5 - на шину A0..A7 выводится старшая часть адреса.
Такт 10 - устанавливается сигнал CAS, по которому в ОЗУ защелкивается адрес столбца (старшая часть адреса). После чего ОЗУ выставляет на шину данных D0..D15 значение из памяти.
Такт 11.5 - снимается сигнал RAS.
Такт 12 - Шина A0..A7 освобождается, снимается сигнал CAS, устанавливается сигнал RPLY, по которому процессор считывает данные с шины AD, и снимает сигнал DIN. Посе чего сигнал RPLY снимается, и шина AD освобождается.
Замечания:
1. Чтение из ОЗУ инициируется фронтом сигнала SYNC, а не сигналом DIN. Однако, к моменту предоставления свободного слота памяти сигнал DIN тоже должен быть установлен. В противном случае, на шине AD будет высокоимпедансное состояние.
2. При чтении напрямую из ОЗУ, на адресную шину выставляется адрес сдвинутый вправо. При этом старший бит адреса A15 = 0.
3. При чтении через регистр планов 1 и 2, на адресную шину выставляется содержимое регистра адреса планов PLANE_ADR.
Запись в ОЗУ ЦП:
Описание:
Запись в ОЗУ ЦП начинается по DOUT. После установки DOUT идет ожидание первого свободного слота памяти ЦП (все слоты памяти ЦП четные). В нашем примере первый свободный слот начинается в такте 8.
Такт 8 - на шину A0..A7 выводится младшая часть адреса.
Такт 8.5 - на шину D0..D15 выводятся данные.
Такт 9 - видеоконтроллером устанавливается сигнал RAS, по которому в ОЗУ защелкивается адрес строки (младшая часть адреса).
Такт 9.5 - на шину A0..A7 выводится старшая часть адреса, устанавливается сигнал WE.
Такт 10 - устанавливается сигнал CAS, по которому в ОЗУ защелкивается адрес столбца (старшая часть адреса). После чего ОЗУ выставляет на шину данных D0..D15 значение из памяти.
Такт 11.5 - снимается сигнал RAS, по которому данные запоминаются в ОЗУ.
Такт 12 - Шины A0..A7 и D0..D15 освобождаются, снимается сигналы CAS и WE, устанавливается сигнал RPLY. В ответ на сигнал RPLY, процессор снимает сигнал DOUT.
Отличие записи байта от записи слова:
Если запись идет по четному адресу, то блокируется генерация CAS1.
Если запись идет по нечетному адресу, то блокируется генерация CAS0.
Если запись идет через регистровый механизм, то запись по адресу 176642, запишет младший байт в ОЗУ, а запись по адресу 176643 запишет старший байт в ОЗУ.
Замечания:
1. При записи напрямую в ОЗУ, на адресную шину выставляется адрес сдвинутый вправо. При этом старший бит адреса A15 = 0.
2. При записи через регистр планов 1 и 2, на адресную шину выставляется содержимое регистра адреса планов PLANE_ADR.
Последний раз редактировалось Titus; 15.08.2020 в 14:33.
А если будет запись?
А в МПИ/QBUS чтение всегда словное, байтовая только запись.
А может вправо?
Свои тесты пока не писал. А вот что нашел со штатной ПЗУ.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием
