Реверс-инжиниринг УКНЦ (1515ХМ1&2, 1801ВП1, 1801ВМ2)

[Alex_K]

Не надо забывать, что чтобы что-то записать или прочитать, нам надо получить ближайший свободный слот памяти. Установился SYNC, и мы уже можем забронировать ближайший слот, который, может быть наступит в следующем такте. Тогда как если мы для бронирования слота будем ждать DIN или DOUT, этот слот убежит, и придется ждать следующий.

По поводу бронирования я говорил про чтение по DIN, там нет никаких препятствий. Повторю ещё раз - получили адрес, узнали, что будет чтение, и при следующем разрешении арбитра PSC взяли, да считали слово с ОЗУ в буферный регистр, а потом, как придёт DIN, выставили этот буферный регистр на шину вместе с ответом RPLY.
Теперь по поводу записи. Ну получили мы по PSC разрешение работы с памятью, а у нас ни данных, ни DOUT. А ведь разрешение держится только 320 нс, за это время надо дать часть адреса по RAS в первые 160 нс, а за следующие 160 вторую часть адреса по CAS, да и выставить данные с сигналом WE. Т.к. адрес известен в фазе выдачи адреса, то его можно начать выдавать по RAS, а вот если данные с DOUT не успеют подбежать ко второй части, то что записывать будем, или холостое чтение сделаем?

[Titus]

Теперь по поводу записи. Ну получили мы по PSC разрешение работы с памятью, а у нас ни данных, ни DOUT.

Согласен. Да, бронирование хорошо только для DIN.

[Titus]

1515ХМ2-003-Optimized - rev 27

• проверяя RS-триггеры, нашел один с инверсными входами, который при оптимизации потярял правильный приоритет выходов. Исправил. K39 в цепи контроллера прерываний.

Почему такое произошло - у стандартного RS-триггера, R имеет приоритет на прямом выходе, а S имеет приоритет на инверсном выходе. У RS-триггера с инверсными входами (которые также используются в наших БМК), R имеет приоритет на инверсном выходе, а S на прямом. Т.е. все наоборот. K39 был инверсновходовый, и при оптимизации потерял правильный приоритет выходов.

[AFZ]

Запись не происходит сразу по DOUT. Сначала контроллер памяти занимает свободный слот памяти, затем выдает на шину адреса строки и столбца, и уже затем записывает или читает данные.

Так никто не мешает начинать эти адресные дела по SYNC'у, т.е. получив адрес. А к тому времени прилетит DIN или DOUT и станет ясно, что надо делать - читать или писать. И предварительное знание того, кто именно из них прилетит, ничем особо не поможет.

И вообще, использовать динамическую память для клона УКНЦ, в котором все ХМ-ки и ВП-шки прошиты в FPGA имеет смысл только дл того, чтобы убедиться, что все распознано и перенесено на FPGA правильно. Рабочий проект, безусловно, надо будет делать из расчета на статическую. память - те ее объемы, которые нужны УКНЦ, легкодоступны и стоят копейки.

[Titus]

Так никто не мешает начинать эти адресные дела по SYNC'у, т.е. получив адрес. А к тому времени прилетит DIN или DOUT и станет ясно, что надо делать - читать или писать. И предварительное знание того, кто именно из них прилетит, ничем особо не поможет.

По этому поводу правильно написал Alex_K.
Время прихода DIN после SYNC короткое (1 такт). Предсказывается чтение, занимается слот, и тут же этот слот используется.
Время прихода DOUT после SYNC очень долгое (5 тактов на диаграммах выложенных выше). Если забронировать слот по SYNC, а слот длится всего 4 такта, то этот слот скорее всего будет упущен.
Поэтому в ХМ2-003 и используется предсказание по SYNC только для DIN.

- - - Добавлено - - -

И вообще, использовать динамическую память для клона УКНЦ, в котором все ХМ-ки и ВП-шки прошиты в FPGA имеет смысл только дл того, чтобы убедиться, что все распознано и перенесено на FPGA правильно. Рабочий проект, безусловно, надо будет делать из расчета на статическую. память - те ее объемы, которые нужны УКНЦ, легкодоступны и стоят копейки.

В принципе, можно использовать и статику. Но если хочется полной совместимости, чтобы работали глюки наложения чтения из ОЗУ на чтение из ПЗУ, глюки опережающего RPLY по ST, и т.д. - надо ставить динамику.

[Alex_K]

В принципе, можно использовать и статику. Но если хочется полной совместимости, чтобы работали глюки наложения чтения из ОЗУ на чтение из ПЗУ, глюки опережающего RPLY по ST, и т.д. - надо ставить динамику.

А вот по поводу так называемых глюков (я бы их так не назвал), то это не зависит от типа памяти, это особенность БМК и архитектуры. Собственно одно из основных отличий DRAM от SRAM - это необходимость регенерации, ну и в статике адрес передаётся за раз.

[Titus]

А вот по поводу так называемых глюков (я бы их так не назвал), то это не зависит от типа памяти, это особенность БМК и архитектуры.

Глюки, которые возникнут, если использовать динамику, и их не будет, если перейти на статику.
А если мы хотим получить абсолютно идентичный клон, то тогда нужно ставить динамику.

[Alex_K]

Глюки, которые возникнут, если использовать динамику, и их не будет, если перейти на статику.
А если мы хотим получить абсолютно идентичный клон, то тогда нужно ставить динамику.

А поконкретнее о каких глюках идёт речь. Ранее я писал, что это не глюки, а особенности архитектуры и БМК. По поводу наложения чтения в контроллере ПП в диапазоне адресов 0100000-0176777, то это особенность архитектуры. Единственно ОЗУ стоит на одной ноге и читается в два приёма, ПЗУ ответит быстрее. Также как и формированием ST и RPLY. В чём я соглашусь, это то что ОЗУ читается медленно, статика здесь прочтётся быстрее, но арбитр доступа всё равно останется, читать придётся в окне 320 нс. А абсолютно идентичный клон зачем? Ведь этих особенностей никто и ничто не использует.

[Titus]

А абсолютно идентичный клон зачем? Ведь этих особенностей никто и ничто не использует.

Я специально напишу тест, который будет это тестировать и крупными буквами писать - у вас несовместимый УКНЦ)

- - - Добавлено - - -

А поконкретнее о каких глюках идёт речь.

Я еще не проверял всех возможностей глюков опережающего RPLY по ST.

[Alex_K]

Я специально напишу тест, который будет это тестировать и крупными буквами писать - у вас несовместимый УКНЦ)

А вдруг результаты теста будут разные на разных УКНЦ?