Реверс-инжиниринг УКНЦ (1515ХМ1&2, 1801ВП1, 1801ВМ2)

[Hunta]

почему в FPGA сложно реализовать латчи?

Видимо потому, что в FPGA нет И, ИЛИ, НЕ, латчей, фф, а есть логические элементы, которые управляющими сигналами программируются на выполнение набора некоторых функций. И именно из ЛЭ делают И, ИЛИ, НЕ, триггеры, мультиплексоры.. В простейшем случае - из одного ЛЭ, в более сложные - из нескольких. И структура самого ЛЭ достаточно стандартизована. Ну а дальше надо смотреть - как из ЛЭ делается латч или фф. Ну и учитывая, что из за синхронности проще предсказать, сколько сигнал идёт через фф, чем через латч (и просчитать синтез на предмет временных констрейнтов) - на латчи могли и подзабить - типа - вы хотите латч - вот вам, а дальше - ваши проблемы.

[Advertiser]

[andreil]

Видимо потому, что в FPGA нет И, ИЛИ, НЕ, латчей, фф, а есть логические элементы, которые управляющими сигналами программируются на выполнение набора некоторых функций. И именно из ЛЭ делают И, ИЛИ, НЕ, триггеры, мультиплексоры.. В простейшем случае - из одного ЛЭ, в более сложные - из нескольких. И структура самого ЛЭ достаточно стандартизована. Ну а дальше надо смотреть - как из ЛЭ делается латч или фф. Ну и учитывая, что из за синхронности проще предсказать, сколько сигнал идёт через фф, чем через латч (и просчитать синтез на предмет временных констрейнтов) - на латчи могли и подзабить - типа - вы хотите латч - вот вам, а дальше - ваши проблемы.

Вот как раз-таки flip-flop есть в FPGA, абсолютно во всех. Надо только глянуть на структурную схему LE/ALM в даташите...
Вот, к примеру, ALM в Altera/Intel:

[Hunta]

Вот как раз-таки flip-flop есть в FPGA, абсолютно во всех. Надо только глянуть на структурную схему LE/ALM в даташите...

Я имел ввиду, как самостоятельный элемент, а не как часть ЛЭ. Понятно, что в ЛЭ есть какое то количество привычных составляющих типа И, ИЛИ, НЕ (см структурную схему)

- - - Добавлено - - -

И понятно, что если есть что то готовое - то "синтезировать" такой объект проще.

[andreil]

Я имел ввиду, как самостоятельный элемент, а не как часть ЛЭ. Понятно, что в ЛЭ есть какое то количество привычных составляющих типа И, ИЛИ, НЕ (см структурную схему)

Во всех FPGA, с которыми я пока работал, flip-flop включён через мультиплексоры и может использоваться отдельно от LUT'а в ячейке. Так что использование FF не всегда означает использование ячейки как таковой - логика может быть подключена к одному участку, FF - к другому.

[Hunta]

flip-flop включён через мультиплексоры и может использоваться отдельно от LUT'а в ячейке.

Он существует отдельно от ячейки или всё таки её составная часть?

- - - Добавлено - - -

Задам вопрос по другому - минуя мультиплексор, напрямую, добраться до ff можно?

[andreil]

Он существует отдельно от ячейки или всё таки её составная часть?

- - - Добавлено - - -

Задам вопрос по другому - минуя мультиплексор, напрямую, добраться до ff можно?

В Handbook'е на 4-ый циклон вот такие картинки:

[Hunta]

То есть прямого входа на вход D триггера нет, прямого выхода с выхода триггера Q нет. Что я и имел ввиду - триггер - составная часть ЛЭ.

Я думаю, понятно, что когда используется очень небольшая часть из функционала ЛЭ (типа - сделали мы элемент И), у нормального человека возникает досада, что остальной функционал просто пропал. И будь я на месте проектировщиков, я бы попробовал спроектировать ЛЭ там, что его можно было бы "раздробить" на части и использовать по частям. Но поскольку ЛЭ - это основа и должна выполнять ВСЕ функции - полностью разделить и сделать независимыми части - не получается. Ну или не очень старались

- - - Добавлено - - -

Вот что то подобное проектировщики ЛЭ и сделали...

[Vslav]

То есть прямого входа на вход D триггера нет, прямого выхода с выхода триггера Q нет.

Все есть, Зайлинкс, Альтера, Личитанг и прочие построены примерно одинаково. ЛЭ содержит LookUp Table (LUT) для реализации комбинаторики и фф для схем с памятью. И обычно их можно использовать по-отдельности. Часто есть еще специальный режим LUT когда оно генерирует два выходных бита для построения сумматоров, плюс еще специальные отводы от соседних ячеек для ускорения переноса.

что его можно было бы "раздробить" на части и использовать по частям

Можно использовать по частям, и фиттеры очень часто это применяют. Квартус, например, в статистике показывает сколько число комбинаторных, чисто триггерных и смешанных ЛЭ получилось в проекте.

[Hunta]

Все есть,

Судя по картинке, которая приведена - прямого подключения нет - через логические элементы, мультиплексоры (или демультиплексоры - я их значки не сильно помню - на результатах синтеза по функционалу смотрю)

И ещё раз - я имел ввиду, что на FPGA нет отдельных элементов, которые выполняли бы чистые функции с выходом routing линии. Есть только ЛЭ - более (память, в/в) или менее специализированные. Ведь не пишут же в характеристиках - 100 ЛЭ, 100 ячеек памяти, 100 элементов в/в, 200 ff триггерорв и 200 ЛА3

- - - Добавлено - - -

Можно использовать по частям, и фиттеры очень часто это применяют.

Я и написал, что, допустим, если бы я был проектировщиком ЛЭ - я бы так сделал, что бы не пропадал уж совсем функционал, который в этом ЛЭ не использовался, ибо нужна было только комбинаторика или только триггер и что именно так проектировщики ЛЭ и сделали.

Но звёзды могу так сложиться (по времянке, допустим), что вот в данном ЛЭ использовали только комбинаторику, а триггер остался не у дел

[Vslav]

Судя по картинке, которая приведена - прямого подключения нет - через логические элементы, мультиплексоры

Это мультиплексоры конфигурации. Они статически определяются залитым битстримом, именно так реализуется программируемая структура. А как ты иначе сделаешь подключение D-входа триггера или напрямую из роутинга или с выхода локальной LUT? Именно мультиплексоры. И я подозреваю что мультиплексоры там не логические, просто проходные транзисторы.