Тут еще один момент про память.
* имеем 2 отдельных микросхемы DRAM (16bit, вестимо), каждая на своем CPU
* значит, надо делать в FPGA два независимых SDRAM контролера, каждому CPU свой.
* SDRAM контролер в FPGA съедает достаточно много места, насколько я помню. В старый Spartan с 4-6K LUT может не поместится все, но это не точно.
* для видео-контролера буферизировать в FPGA sram строку из (медленной) памяти ПП - вариант.





Ответить с цитированием