Реверс-инжиниринг УКНЦ (1515ХМ1&2, 1801ВП1, 1801ВМ2)

[Titus]

@Vslav, нарисуй, плиз, диаграмму, где есть сигналы IO_START, IO_ST1, 2, 3, 4, 5, IO_RDY, SYNC_CLR, IOP_STB, IOP_WR.

И еще DOUT_CLR, BUS_DAT, RPLY, RPLY1, RPLY3, RDAT.

- - - Добавлено - - -

Нашел еще одну ошибку нерациональности в ВМ2.

Одно из условий сброса DOUT_CLR - это RPLY3=1, или RPLY1=0.
Однако, если установлен RPLY3, то RPLY1 всегда сброшен.
Следовательно конструкцию (RPLY3=1) | (RPLY1=0) можно смело заменить на RPLY1 = 0.