Это не так. Ты нарисовал "как ты видишь" 4 (четыре (sic!) схемы), а теперь ты спрашиваешь "где рабочая УКНЦ на FPGA?" и "A какие проблемы с асинхронными схемами на ПЛИС?" Потому что дальше одного шага ты не видел и никого не слушал.Сообщение от Titus
Скажи, ты хорошо понимаешь мои слова "автоматическая генерация HDL по схеме"? Ты хорошо осознаешь, что я могу взять любую пикадовскую схему 1801ВП1, за одну минуту получить нетлист, за вторую минуту получить верилог этой микросхемы, а на третью минуту увидеть все диаграммы в модельсиме, причем с задержками вносимыми реальной микросхемой? При этом нет никакой отсебятины, группирования, ручного перерисовывания и прочего, плюс имеем сквозной контроль с топологией. @Ynicky сейчас просто пишет ХМ-ки практически заново опираясь на сомнительные эталоны. Были бы схемы нарисованы с БФЯ - сомнительность эталонов была бы значительно ниже и получены были бы они мгновенно по готовности схемы.
Ответить с цитированием