Реверс-инжиниринг УКНЦ (1515ХМ1&2, 1801ВП1, 1801ВМ2)

[Titus]

В качестве примера где есть один процессор, он и центральный, он и периферийный - это Союз-Неон ПК-11/16. Но его архитектура немного не соответствует LSI-11, вся программная эмуляция выполняется в HALT-режиме.

Это опять же не наш случай. У нас их два)

Кстати, еще один кирпич в огород нерациональности - это 8-битная шина у ПП. 8-битная! Убийца быстродействия и пропускной способности.

[Advertiser]

[Alex_K]

Кстати, еще один кирпич в огород нерациональности - это 8-битная шина у ПП. 8-битная! Убийца быстродействия и пропускной способности.

А вот здесь я полностью согласен. В своё время, исследуя контроллер дисковода, я писал программы чтения дорожки целиком после форматирования. Так программу пришлось сильно оптимизировать, загнать многие значения в регистры, иначе за 64 мкс не успевал обработать данные с контроллера, программа же находилась в ОЗУ ПП.
Да и к тому же это должно усложнить контроллер 1515ХМ1-032 (1515ХМ2-002), ведь чтение слова производится за два приема.

[Hunta]

ведь чтение слова производится за два приема.

На плате 1201.2018 стоит восьми битное ПЗУ, чтение слова из которого производится за один такт процессора.
Так что не обязательно - всё зависит от соотношения скорострельностей процессора и памяти.
И из-за хорошего быстродействия памяти - усложнение местного контроллера шина - копеечное.