Реверс-инжиниринг УКНЦ (1515ХМ1&2, 1801ВП1, 1801ВМ2)

[Alex_K]

Как говорил Михаил Сергеевич - 'Главное - нАчать'.

А так как процесс пошел, то его надо углУбить.

[Advertiser]

[Titus]

А так как процесс пошел, то его надо углУбить.

И это уже можно серьезно прИнять во внимание)

[Alex_K]

Традиционная просьба к @Alex_K, описать начинку 032, и назначение выводов)

Начинка: контроллер ОЗУ ПП, доступ к планам памяти 0,1 и 2, контроллер адресного пространства, частичный компаратор адресов для 1801ВП1-120, спрайтовый механизм.

Доступ к планам памяти:
177010 - регистр адреса планов
177012 - регистр данных плана 0
177014 - регистр данных планов 1 и 2
Спрайтовый механизм:
177016 - регистр кода цвета точки
177020 - регистр кода цвета фона, планы 0-1
177022 - регистр кода цвета фона, планы 1-2
177024 - регистр октета точки
177026 - регистр маски планов
Поддержка по записи с выдачей RPLY для регистров прототипа:
177030 - 177052
Контроллер адресного пространства:
177054 - регистр управления адресным пространством

Выводы:

1 - выход CAS, выбор столбца для байта ОЗУ
2 - выход адреса ОЗУ A0
3 - выход адреса ОЗУ A1
4 - выход адреса ОЗУ A2
5 - выход адреса ОЗУ A3
6 - выход адреса ОЗУ A4
7 - выход адреса ОЗУ A5
8 - выход адреса ОЗУ A6
9 - выход адреса ОЗУ A7
10 - вход-выход данных ОЗУ D0
11 - вход-выход данных ОЗУ D1
12 - вход-выход данных ОЗУ D2
13 - вход-выход данных ОЗУ D3
14 - вход-выход данных ОЗУ D4
15 - вход-выход данных ОЗУ D5
16 - вход-выход данных ОЗУ D6
17 - вход-выход данных ОЗУ D7
18 -
19 -
20 -
21 -
22 - вход-выход AD15 (МПИ)
23 - вход-выход AD14 (МПИ)
24 - вход-выход AD13 (МПИ)
25 - вход-выход AD12 (МПИ)
26 - вход-выход AD11 (МПИ)
27 - вход-выход AD10 (МПИ)
28 - вход-выход AD9 (МПИ)
29 - вход-выход AD8 (МПИ)
30 - вход-выход AD7 (МПИ)
31 - вход-выход AD6 (МПИ)
32 - общий (земля)
33 - вход-выход AD5 (МПИ)
34 - вход-выход AD4 (МПИ)
35 - вход-выход AD3 (МПИ)
36 - вход-выход AD2 (МПИ)
37 - вход-выход AD1 (МПИ)
38 - вход-выход AD0 (МПИ)
39 - выход CE0, выбор ПЗУ в адресах 100000-117777, бит 0 регистра 0177054
40 - выход CE1, выбор банка кассеты ПЗУ, бит 1 регистра 0177054
41 - выход CE2, выбор банка кассеты ПЗУ, бит 2 регистра 0177054
42 - выход CE3, выбор слота кассеты ПЗУ, бит 3 регистра 0177054
43 - вход EVNT, сетевой таймер от видеоконтроллера частотой 50,08 Гц (19968 мкс)
44 - выход EVNG, сетевой таймер для ПП, разрешение бит 9 регистра 0177054
45 - выход EVNС, сетевой таймер для ЦП, разрешение бит 8 регистра 0177054
46 - выход RPLY (МПИ)
47 - вход SYNC (МПИ)
48 - вход DIN (МПИ)
49 - вход SEL (МПИ)
50 -
51 - выход CS, частичный компаратор адресов К0-К2 для 1801ВП1-120
52 - выход BS (МПИ)
53 - выход EDIN, сигнал DIN для ПЗУ
54 - выход СС1, запрос к видеоконтроллеру к планам памяти 1 и 2
55 - выход СС0, запрос к видеоконтроллеру к планам памяти 1 и 2
56 - выход RQ, запрос к видеоконтроллеру к планам памяти 1 и 2
57 - вход WTBT (МПИ)
58 - вход DOUT (МПИ)
59 - вход PS, линия арбитра от видеоконтроллера
60 - вход INIT (МПИ)
61 - вход CLC1, тактовая частота
62 - вход CLC2, тактовая частота
63 - выход WE, сигнал записи в ОЗУ
64 - питание +5В

- - - Добавлено - - -

Прерываний не используется. Непонятно для чего поступает SEL, т.к. конфигурация адресного пространства одинаковая для режимов USER и HALT.

[Titus]

54 - выход СС1, запрос к видеоконтроллеру к планам памяти 1 и 2
55 - выход СС0, запрос к видеоконтроллеру к планам памяти 1 и 2
56 - выход RQ, запрос к видеоконтроллеру к планам памяти 1 и 2

Чем они отличаются?

- - - Добавлено - - -

Какие-нибудь потенциальные загадки в чипе хранятся?

[Alex_K]

Чем они отличаются?

Журнал ПК УКНЦ №1/95, стр. 8-12.

- - - Добавлено - - -

Какие-нибудь потенциальные загадки в чипе хранятся?

1. Для чего используется SEL.
2. Как сделана поддержка регистров 177030 - 177052.

[Titus]

Как сделана поддержка регистров 177030 - 177052.

Я так понимаю, что поддержки нет. Только reply отвечает.

[Alex_K]

Я так понимаю, что поддержки нет. Только reply отвечает.

Да, и только на запись.

[Titus]

Продолжение банкета - 3-й столбец из 22.

Уже вырисовыаются какие-то логические закономерности. Регистры всякие и дешифраторы.

p.s.: Всеобщий карантин рождает пидоровиков передовиков домашнего производства)

- - - Добавлено - - -

Никто и не заметил ошибку в триггере A64

[Alex_K]

Там уже есть часть схемы, вспомнил для чего SEL. По сигналам nSEL, nDIN, pSYNC выдается на шину безадресный регистр. Его значение 0160000.

[Titus]

Тыц - 4 столбца из 22.

Интересно, что номенклатура элементов совсем иная, чем в ХМ2. Очень много 2-И, вместо традиционного для ХМ2 2-И-НЕ.
В целом элементы попримитивнее. Даже разновидностей триггеров пока что только две. Незадействованные части элементов просто не используются. Тогда как в ХМ2 все оптимальнее (и сложнее для реверса), когда на каждый вариант использования, скажем, триггера, своя схема элемента.

- - - Добавлено - - -

Там уже есть часть схемы, вспомнил для чего SEL. По сигналам nSEL, nDIN, pSYNC выдается на шину безадресный регистр. Его значение 0160000.

А зачем это надо?