Попозже. В предыдущих хотел кое-что подшлифовать. Но сперва надо эту доделать.Сообщение от Vslav
- - - Добавлено - - -
Это только если структуры регулярны, или же хорошо документированы.
Попозже. В предыдущих хотел кое-что подшлифовать. Но сперва надо эту доделать.
- - - Добавлено - - -
Это только если структуры регулярны, или же хорошо документированы.
Не только. При реверсе ВП1 я вообще рисовал линии как видел, не напрягаясь и не всматриваясь. Потом получалась схема и запускался автоматический ERC (Electronic Rule Check), и он давал 10-20-30 ошибок типа - "цепь имеет только подключенные входы, не содержит выхода", "конфликт двух выходов", это все находилось и исправлялось влет. Ну и потом буквально за все время была пара ошибок которые исправлялись по логике работы/документации. Разумеется, все эти ошибки трассировались обратно до исходного дефектного фрагмента и проверялась правильная интерпретация (точно как у тебя в предыдущем посте). В итоге, вероятность плохого фрагмента изображения + вероятность соблюдения логических правил + вероятность выглядеть похоже на осмысленную реализацию + вероятность прямо не противоречить документации и реальной работе - ничтожно мала.
Кстати, это входы-выходы, а не только выходы.
Да, это так. Чтение и запись планов памяти 1 и 2 производится через видеоконтроллер. Через RQ, CC0, CC1 ему даётся запрос. А так как данные 16-разрядные, то старший байт идёт через A0-A7.
1515ХМ1-032-Optimized - rev 06
Некоторый прогресс в оптимизации.
1515ХМ1-032-Optimized - rev 07
Продолжаем оптимизировать.
Вопросы к @Alex_K:
1. Вы указывали, что биты CE0-CE3 повторяют содержимое битов 0-3 регистра 177054. А по схеме видно, что они инверсные. Все верно? Если верно, то не правильнее ли их обозначить символами /CE0-/CE3?
2. Не совсем понятно, как выбирается внешнее ПЗУ. Из вашего описания видно, что EDIN - это выбор чтения из внешнего ПЗУ. Из схемы видно, что оно выбирается во всем диапазоне адресов 0x0000..0xFDFF. Правильно ли это?
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Да, сигналы инверсные, как и на шине МПИ/Qbus.
- - - Добавлено - - -
Про внешнее ПЗУ я не говорил. Это сигнал для ПЗУ на плате. Их, ПЗУ, там четыре, по адресам: 100000-117777, 120000-137777, 140000-157777, 160000-177777. Дешифратор адреса в 1801РЕ2 содержится в самом ПЗУ. И если по поводу трёх первых ПЗУ вопросов нет, то четвертое пересекается со страницей ввода-вывода в адресах 177000-177777. Вот данный диапазон и надо исключить, поэтому на ПЗУ идёт сигнал EDIN, а не DIN с МПИ.
Titus(13.04.2020)
1515ХМ1-032-Optimized - rev 15
Оптимизация продолжается.
Уже более половины схемы переведено в человеческий вид.
Видны все регистры, а так же гигантский блок работы с планами.
Еще вопрос к @Alex_K:
Почему шина A0..A7 считается неинверсной (смотрю по схеме от Mick'а), хотя видно, что данные на нее выставляются в инверсном виде?
- - - Добавлено - - -
Да, посмотрел внимательно, A0..A7 именно инверсные. Как и все остальные шины.
- - - Добавлено - - -
Разобрал все регистры, мультиплексоры для шин AD, D, A. Это примерно 3/4 кристалла. Структуры хоть и масштабные, но регулярные, поэтому разбираются легко.
Осталось самое сложное - схемы тактирования, управления и тому подобное.
Кстати, пока что нашел всего 2 ошибки в реверсе. Это неплохой результат)
Да уж) По тактовым генераторам - это самый навороченный кристалл)
Три генератора для разных регистров с частотами 1/2, 1/3, 1/4, и кучами фаз на каждом.
И еще сложные одновибраторы для некоторых регистров (в том числе для регистров от раритетной УКНЦ).
Это все распутать самое сложное и трудоемкое, наверное)
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием
