Реверс-инжиниринг УКНЦ (1515ХМ1&2, 1801ВП1, 1801ВМ2)

[Titus]

Свои тесты пока не писал. А вот что нашел со штатной ПЗУ.

Чем отличаются все эти скриншоты?

- - - Добавлено - - -

В общем, будем считать, что если AR выставляется без задержки, то DIN наступает на следующем же отрицательном фронте F1.

[Advertiser]

[Ynicky]

Чем отличаются все эти скриншоты?

1 - чтение слова по адресу о177716.
2 - запись байта по адресу о000446.
3 - запись байта по адресу о177010.
4 - запись байта по адресу о177014.
5 - запись байта по адресу о177716.
6 - чтение/запись слова по адресу о177010.

[Alex_K]

2 - запись байта по адресу о000446.
3 - запись байта по адресу о177010.
4 - запись байта по адресу о177014.
5 - запись байта по адресу о177716.

Ynicky, в стандартном ПЗУ по данным адресам никакой записи байтов нет. К тому же почему-то сигнал WTBT выставляется перед неактивным SYNC. Может таким образом процессор сигнализирует, что будет операция записи?

- - - Добавлено - - -

Ну и, наконец, если запись идет через регистровый механизм, то запись по адресу 177640, запишет младший байт в ОЗУ, а запись по адресу 177641 запишет старший байт в ОЗУ.

Что-то я ничего не понял в этой фразе? Titus, а можете расшифровать поподробнее.

[Titus]

Что-то я ничего не понял в этой фразе? Titus, а можете расшифровать поподробнее.

Опечатался. Конечно там адреса 176642, и 176643.

[Ynicky]

Ynicky, в стандартном ПЗУ по данным адресам никакой записи байтов нет. К тому же почему-то сигнал WTBT выставляется перед неактивным SYNC. Может таким образом процессор сигнализирует, что будет операция записи?

Посмотрел команды по этим адресам. Байтовых нет.
Но в 5 случае:
160332$:MOV #40,@#177716 ; Останов ЦП (установка DCLO и ACLO)
актуальные данные в младшем байте.
А WTBT активен при выдаче адреса.

[Alex_K]

Так всё таки чтение или запись? В контроллере ЦП есть блок предсказаний?

Никаких предсказаний нет, просто такой вот 'кривой' контроллер)

Хотя, можно условно назвать это предсказанием. Я об этом не задумывался изначально. Но даже если так, оно все равно какое-то кривое.

Ynicky, в стандартном ПЗУ по данным адресам никакой записи байтов нет. К тому же почему-то сигнал WTBT выставляется перед неактивным SYNC. Может таким образом процессор сигнализирует, что будет операция записи?

А всё таки блок предсказаний есть. Действительно ТО надо не только смотреть, но и читать. На листе 16 прямо написано: "Вывод 19. WTBT. Выход информационного комбинированного сигнала "запись-байт". Во время выдачи адреса в цикле процедуры обмена по системной магистрали низкий уровень сигнала на этом выводе свидетельствует о том, что осуществляется процедура записи. Во время выдачи данных низкий уровень сигнала на этом выводе свидетельствует о том, что выдается не слово, а байт.". Лист 50: "В процедуре записи в фазе выдачи адреса сигнал WTBT выдается низким уровнем".

[Titus]

Добавил сюда описание записи слова в ОЗУ ЦП.

Замечу, что запись слова, и запись байта отличается. Чем - опишу позже.

- - - Добавлено - - -

Кроме того, отдельного рассмотрения требует запись и чтение в режиме ST.

Судя по всему, это потенциальный источник глюков, т.к. цикл доступа к памяти может оборваться на середине, из-за того, что RPLY выставляется сразу после DIN/DOUT.

- - - Добавлено - - -

Итак, о записи байта в ОЗУ ЦП.

Естественное отличие от записи слова:
Если запись идет по четному адресу, то блокируется генерация CAS1.
Если запись идет по нечетному адресу, то блокируется генерация CAS0.

Неестественное отличие от записи слова:
Запись начинается по сигналу DOUT, а не по SYNC. Что правильно и хорошо.

[Titus]

Ну и, наконец, если запись идет через регистровый механизм, то запись по адресу 176642, запишет младший байт в ОЗУ, а запись по адресу 176643 запишет старший байт в ОЗУ.

- - - Добавлено - - -

Так всё таки чтение или запись? В контроллере ЦП есть блок предсказаний?

Чтение и запись слова начинаются по SYNC.

Запись байта начинается по DOUT.

Никаких предсказаний нет, просто такой вот 'кривой' контроллер)

- - - Добавлено - - -

Хотя, можно условно назвать это предсказанием. Я об этом не задумывался изначально. Но даже если так, оно все равно какое-то кривое.

[Hunta]

А обычно на него и реагируют только при записи (DOUT) байта.

Хотя, конечно, мысль интересная - после приёма адреса быстрее шинные драйвера переключать, если будет НЕ ЗАПИСЬ.

[AFZ]

А обычно на него и реагируют только при записи (DOUT) байта.

Вторая (первая по времени в цикле Q-bus/МПИ) функция сигнала К БАЙТ Н (WTBT) - то, что низкий уровень на этой линии в адресной части цикла сообщает, что это будет цикл записи, ИМХО, это рудимент тех времен, когда память была чем-то, отличающимся от микроэлектронных схем. Например, ферритовой. Там, возможно, знание о том, чем будет этот цикл - записью или чтением - позволяло выиграть некоторое время и часть действий выполнить еще не получив адрес, или в процессе получения адреса.

Хотя, конечно, мысль интересная - после приёма адреса быстрее шинные драйвера переключать, если будет НЕ ЗАПИСЬ.

Да не особенно оно ускорит - ведь RPLY выдают, обычно, сразу по приходу DIN, а данные можно выставить и заметно позже этого DIN'а...