Загадочный проц КР580ВМ1

[Conan]

"Модернизированный вариант К580ВМ80А - микропроцессор К580ВМ1, имеет емкость адресуемой памяти 128 Кбайт, тактовую частоту 5 МГц, один источник питания +5 В и расширенную систему команд, позволяет заменить К580ВМ80А в выпускаемых изделиях без их доработки."
как следует из последней фразы не о каком i8085 никакой речи быть не может.

Действительно ошибся, давно было дело. Проверил: i80C85 это 1821ВМ85.

Что же касается «компетентности», то советую быть внимательнее к собственным утверждениям:

8080, 8085 и Z80 являются яркими представителями CISC/Фон-Неймановской архитектуры. Представителем CISC/Гарвардовской ар-ры является i8051

Фон-неймановская архитектура подразумевает совместное хранение инструкций и данных и их выборку по общей шине. В Гарвардовской для инструкций и данных выделяются отдельные шины и хранилища.
http://www.answers.com/topic/harvard-architecture

i8051 не является «чистым» представителем Гарвардовской архитектуры, а поддерживает два типа архитектур (Фон-неймановскую/Гарвардскую), вот например:

http://www.mikroelektronika.co.yu/en...051book/02.htm

Z80 так же не является «ярким представителем» Фон-Неймановской архитектуры, поскольку благодаря наличию у него сигнала M1, одинаково легко построить системы с совместным и раздельным хранением команд/данных.

P.S. Что же касается К580ВМ1, то «краткие энциклопедические справочники» не всегда точны:
«…микропроцессор К580ВМ1, имеет емкость адресуемой памяти 128 Кбайт…»
У него есть команды позволяющие работать с адресами более #FFFF?
Если есть, то приведите, а если нет, тогда почему про Z80 не говорят, что он емкость адресуемой памяти 128 Кбайт?

[Advertiser]

[spensor]

По поводу того, что ошибаюсь с признаками архитектур - я согласен. В общем то, я и не собирался быть предельно точным с классификацией архитектур - основная задача была доказать, что проц совместимый с i8080 не может состоять в другом
классе архитектур - "рожденный ползать летать не может".
Насчет того, что 580ВМ1 адресовал 128Кб памяти, то это верно - на это указывает наличие сигнала -EXM (находится на выводе, на котором у i8080 было питание +12В).
Как это работает, не знаю - это одна из тех загадок, которые я надеялся выяснить у сообщества. В общем то, я знаю как на Z80 реализовать 128Кб памяти непосредственного доступа, но с некоторыми ограничениями - через IORQ можно адресовать массив ячеек в 64Кб, однако программы в нем выполняться не смогут - а под видеопамять, RAM-диск она вполне подходит.
По прежнему хочется спросить у общества - кто знает где достать нормальную документацию по сабжу.В основном интересует совместим ли проц с Z80 - может все-таки у кого нибудь есть описание системы команд ВМ1?
В качестве дополнения к сообщению предлагаю ознакомится со сравнительными характеристиками i8080, ВМ1, i8085 и z80.

[Conan]

В общем то, я знаю как на Z80 реализовать 128Кб памяти непосредственного доступа, но с некоторыми ограничениями - через IORQ можно адресовать массив ячеек в 64Кб, однако программы в нем выполняться не смогут - а под видеопамять, RAM-диск она вполне подходит.

Это не будет памятью непосредственного доступа. К памяти непосредственного доступа не обращаются с помощью команд ввода-вывода. Это будет лишь кучей портов. Под видеопамять и RAM-диск это подходит плохо - слишком медленно.

А вот если использовать в дополнение к адресной шине, сигнал М1, то Z80 будет использовать до 128Кб. Разумеется, при этом доступны для изменения будут только 64Кб.



Что бы адресовать напрямую 128Кб нужны как минимум 17-ти разрядные регистры (хотя бы PC). В наличии таковых у 580ВМ1 я сильно сомневаюсь (так же как и в наличии RISC-ядра).

[cr0acker]

Это не будет памятью непосредственного доступа. К памяти непосредственного доступа не обращаются с помощью команд ввода-вывода. Это будет лишь кучей портов. Под видеопамять и RAM-диск это подходит плохо - слишком медленно.

А вот если использовать в дополнение к адресной шине, сигнал М1, то Z80 будет использовать до 128Кб. Разумеется, при этом доступны для изменения будут только 64Кб.



Что бы адресовать напрямую 128Кб нужны как минимум 17-ти разрядные регистры (хотя бы PC). В наличии таковых у 580ВМ1 я сильно сомневаюсь (так же как и в наличии RISC-ядра).

Пилять обисняю по китайски.
Есть адесное пространство в 128кб. Нижня часть адресуется с поошью HL, верхняя с помошью H1L1. Код может находится только в нижнеё часте, а данные везде.

[spensor]

Памятью непосредственного доступа называется память для обращения к любым ячейкам которой достаточно только команд процессора (не используются порты конфигурации). Так что массив портов в данном случае может быть и памятью, но действительно ограниченной по времени доступа (задержка в два раза больше). Под видеопамять она подходит маловато (вариант был приведен в качестве примера и не для Spectrum-архитектуры), но все же подходит. А вот под RAM-диск она очень даже ничего - по крайней мере при современном программном (PIO) обращении к "винту" она будет на порядок быстрее последнего.

Насчет сигнала M1 я не понял принципа. Если можно расскажите о методе более подробно.

Насчет адресации 128Кб в ВМ1, то я не компетентен в этом вопросе, но повторяю, что по той крохотной документации, что у меня есть у него есть вывод -EXM, предназначенный по первоисточнику для адресации дополнительных 64Кб. Скорее всего этот вывод не эквивалентен A16, поэтому 17-битные регистры ему не нужны - метод обращения скорее всего подобен MMU. Последний принцип широко использовался в те годы и наверное и был применен.

Как мне кажется cr0acker мог бы пролить свет по этому вопросу, но он молчит. Как он говорил ВМ1 содержал два дополнительных регистра H1L1 (по моим данным HI и LI). Возможно, через HL происходила адресация нижних 64Кб, а через HILI - верхних.

[Conan]

Непосредственно адресуемая память, подразумевает обращение к ней с помощью команд доступа памяти, а не портов. Кроме того, для адресации массива портов потребуется, дополнительна внешняя дешифрация (IORQ/RD/WR), что, по сути, является портом конфигурации.

Если принять вашу формулировку, то демультиплексировав A8-A15 у Z80 (выделив состояние регистра I(R) и добавив его в качестве A16-A23), можно непосредственно адресовать 16Мб памяти. Причем в отличие от вашего примера не нужно будет отказываться от адресного пространства I/O.

Однако в соответствии с принятой терминологией Z80 может адресовать только 64Кб (Z80 Family CPU User Manual): The Address Bus provides the address for memory data bus exchanges (up to 64 Kbytes) and for I/O device exchanges.



По поводу M1: Низкий уровень на этом выходе Z80 указывает, что в текущем машинном цикле происходит чтение кода операции из памяти (шаг в сторону Гарвардовской архитектуры). Используя вывод M1, в качестве дополнительного адреса (к уже имеющимся A0-15), можно удвоить объем памяти. Разумеется, одна половина будет памятью команд (изменить содержимое нельзя), а другая – данных.

Практическая реализация такого метода адресации была использована в ZX-Next, для высвобождения дополнительных разрядов адресной шины (схема)



To: cr0acker

Объяснено действительно «по-китайски». Сколько разрядов в H1L1, каким образом и когда они отображаются на дополнительном выводе? И если можно пример по пересылке одного байта данных из «нижней» части наверх (или наоборот), тогда будет намного понятнее.

[cr0acker]

Непосредственно адресуемая память, подразумевает обращение к ней с помощью команд доступа памяти, а не портов. Кроме того, для адресации массива портов потребуется, дополнительна внешняя дешифрация (IORQ/RD/WR), что, по сути, является портом конфигурации.

Если принять вашу формулировку, то демультиплексировав A8-A15 у Z80 (выделив состояние регистра I(R) и добавив его в качестве A16-A23), можно непосредственно адресовать 16Мб памяти. Причем в отличие от вашего примера не нужно будет отказываться от адресного пространства I/O.

Однако в соответствии с принятой терминологией Z80 может адресовать только 64Кб (Z80 Family CPU User Manual): The Address Bus provides the address for memory data bus exchanges (up to 64 Kbytes) and for I/O device exchanges.



По поводу M1: Низкий уровень на этом выходе Z80 указывает, что в текущем машинном цикле происходит чтение кода операции из памяти (шаг в сторону Гарвардовской архитектуры). Используя вывод M1, в качестве дополнительного адреса (к уже имеющимся A0-15), можно удвоить объем памяти. Разумеется, одна половина будет памятью команд (изменить содержимое нельзя), а другая – данных.

Практическая реализация такого метода адресации была использована в ZX-Next, для высвобождения дополнительных разрядов адресной шины (схема)



To: cr0acker

Объяснено действительно «по-китайски». Сколько разрядов в H1L1, каким образом и когда они отображаются на дополнительном выводе? И если можно пример по пересылке одного байта данных из «нижней» части наверх (или наоборот), тогда будет намного понятнее.

Раздрядность H1L1 такая же как и у HL.
А код ищите в публикациях по вектору в котором он использовался.

[Dendy]

Этот "загадочный процессор КР580ВМ1" -- его вообще где-нибудь купить можно???