krotan, вот я взял и не поленился. Вот схема:
А вот результат симуляции (порядок сигналов в логике: ~RD, ~MREQ, A14, A15, RB/CSDCCE, ---, ROM, CSR, RAM, ---, D/M ROM, CSROM, RAM):
Это внезапно было, да? Верхняя схема (без ЛП5) это схема выборки ОЗУ здорового человека. Нижняя схема (которая с ЛП5) - больного. Логически для процессора они работают обе одинаково, но с точки зрения ОЗУ - по разному. Постоянная активация ОЗУ без учёта строба чтения чревата конфликтом на шине и приводит к неоправданному нагреву элементов. Так же понятно наличие той самой задержки на RC цепочке: 1 это компенсация задержки на 2И-НЕ, чтобы уменьшить иголку на ЛП5, 2 - учитывать задержку срабатывания буферов ПЗУ чтобы уменьшить влияние конфликта шины с ПЗУ.
Ответить с цитированием