там не так, там вроде только теневые порты включаются
кстати "по любому переходу на пзу" в том числе включает пзу тырдоса
там не так, там вроде только теневые порты включаются
кстати "по любому переходу на пзу" в том числе включает пзу тырдоса
Прихожу без разрешения, сею смерть и разрушение...
Надо при чтении кода команды из ПЗУ отключать видеокарту с сохранением текущих настроек и включать ПЗУ и основной экран. При чтении команды из ОЗУ отключать ПЗУ и восстанавливать состояние видеокарты.
"L-256"
В линейном буфере максимум 256 байтов по вертикали. Для стандартного экрана 256*192 точек достаточно буфер высотой 192 байта.
Можно в этой же области памяти разместить линейные атрибуты. По вертикали 24 атрибута. 256-24=232.
Если с запасом 32 атрибута, то буфер точек может быть высотой 256-32=224.
Небольшой запас может пригодиться.
С какого адреса начнутся атрибуты и легко ли будет программировать с такими линейными атрибутами?
Последний раз редактировалось zx-kit; 14.04.2020 в 05:26.
"L-256"
Чтобы определить адрес атрибута в линейном буфере с адреса 0000 надо к координате Y прибавить E0 и записать в младший байт адреса. Координату X записать в старший байт адреса.
"L-256"
Если будут буфер и экран в области ПЗУ - в основном ОЗУ освободится около 7+4=11килобайт. Их можно использовать для чего-нибудь.
"L-256"
sdram 66/100/133 подходит даже для Pentium 300, почему не должно подойти для Zilog 3.5?
Процессор с видеокартой должны работать асинхронно, буфера данных и адреса должны задерживать данные как минимум на 1 отсчёт, вывод должен быть не только TV RGB но и VGA 800x600.
Из 140 тысяч тактов в кадре активных всего 49152(6144)+768, так что 65%(95%) времени пиксельный буфер в простое, это при 7 МГц тактирования.
И у спектрума на пикселях тоже есть кеш в виде регистров-защёлок.
- - - Добавлено - - -
У меня вот назрел такой вопрос - с концепцией устранения клешинга всё понятно что ничего не понятно.....а вот на базе чего всё это будет делаться? я так понимаю раз это плис то в простейшем случае на плате будет стоять - Z80, ПЗУ, ОЗУ, AY, разъёмы и само ПЛИС....то есть эту концепцию можно прошить в уже готовый ZX-Evo? или в перспективный ZX-Evo 2 с более ёмкой и большеногой плис? да и T80 вшитый в плис умеет 100 МГц в 1-2 тактовом режиме с кешем.
https://www.youtube.com/watch?v=OmY5T1OxF-M
Мне кажется хватит выдумывать велосипеды а взяться за развитие конкретного клона, хоть у меня и нет пока zx-evoно по схеме сделан вполне нормально и его есть куда улучшать. Есть правда ZX-Next имеющий более завершённый вид.
https://yandex.ru/images/search?pos=...age&source=wiz
А тут вообще нет никакого клешинга.
https://www.youtube.com/watch?v=cn0YRSGeRQw
https://www.youtube.com/watch?v=vHhG9llP9OY&t=32s
https://www.youtube.com/watch?v=dZ19cgWa6No
https://www.youtube.com/watch?v=El_Ub5FRXgM
https://www.youtube.com/watch?v=YpqkUYnwfvs
https://www.youtube.com/watch?v=-PrvKFxnUiM
Ну не будет никто клешингом заниматься если можно с нуля сделать такое
https://www.youtube.com/watch?v=rKgQY7Xpc3A
https://www.youtube.com/watch?v=iISngkmnujU
https://www.youtube.com/watch?v=wFCdR4JpXM0
Последний раз редактировалось Nesser; 15.04.2020 в 16:06.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)