Цитата Сообщение от hitomi2500 Посмотреть сообщение
Там многое не очевидно, что-то возможно не соответствует описанию, документацию я не писал пока. Будут вопросы - обращайтесь.
Чтo-то я совсем запутался в исходниках! Видимо, не хватает опыта вникать в Verilog…
Цитата Сообщение от hitomi2500 Посмотреть сообщение
В пост-апокалипсис мне кажется главные ценности это патроны и еда, а не электроника.
Смотря ещё, какой пост-апокалипсис. У отца ещё от цифровой АТС остались запчасти: Целый мешок с 155ЛА3, 155ТВ1 и пр…
Цитата Сообщение от hitomi2500 Посмотреть сообщение
Я наоборот её убрал, заменив сложением с регистром-нулём. Но у меня в опкоде три селектора для регистров.
Просто концептуальные решения различаются: У меня всякая операндная лабуда задаётся одним байтом, чтобы не было никаких проклятущих битовых полей!
Левая тетрада и правая тетрада, как в известной песне про калоши!

P.S.: Пока развивал схему в Logisim, понял, что левое полушарие мозга, отвечающее за логическое мышление, крайне плохо работает.
То есть, мне нравится Logisim за то, что в нём графически строится логическая схема. Причём, этот свой процессор я местами так и построил - методов "тыка": Делал один тик и смотрел, какой сигнал нужно подавить вентилем «И», какой сигнал необходимо подтянуть вентилем «ИЛИ», а где требуется разветвление мультиплексором сделать…
То есть, чисто визуально проработал всю логику процессора!
Вот, почему в Verilog'е у меня до сих пор всё туго - левое полушарие уже перегорело!