"ZX-8080" - Даунгрейд компьютера "Ленинград"

[Mick]

тут тонкий момент.

Можно при активном SYNC стартовать по началу следующего F1 или спаду F2, т.е. ставить триггер и сбрасывать его если пришли операции IN или OUT

[Advertiser]

[ivagor]

и сбрасывать его если пришли операции IN или OUT

или запись

[Mick]

или запись

Ну да. У нас получается два вида MREQ/ - на запись и чтение.
Начало у них одинаковое, допустим по стробу F1 при активном SYNC
Окончание
чтение - комбинация OUT =1 или IN=1 или DBIN =0
запись - комбинация OUT =1 или IN=1 или WR/ = 1

То есть микросхема TМ2 в плюсе

[ivagor]

чтение - комбинация OUT =1 или IN=1 или DBIN =0

При активном synce dbin=0, а читать там надо пытаться, поэтому вместо последнего условия лучше "по заднему фронту dbin".
Уточню, что там где "или запись" я имел ввиду сброс сигнала чтения из памяти, не mreq.

или WR/ = 1

Тут пожалуй тоже лучше "или по заднему фронту wr"
Т.е. mreq может длится от примерно 2 (в случае чтения) до примерно 3 (в случае записи) тактов. Причем в случае записи 1й такт будет попытка чтения.
Сигнал чтения из памяти можно начать одновременно с mreq. Сигнал записи в память скорее всего надо начинать где то в районе заднего фронта sync.
Но это не все, надо еще учесть циклы связанные с прерываниями.

[ivagor]

Т.е. mreq может длится от примерно 2 (в случае чтения) до примерно 3 (в случае записи) тактов.

Если считать от заднего фронта ф2 при активном sync, то от 1.5 до 2.5 тактов, т.е. проблему чтения озу в оригинальном ленинграде это не решает.

- - - Добавлено - - -

как там поживает конфиг для emu?

Все осталось на другом компе, если к следующей субботе необходимость еще будет, то выложу.

[NEO SPECTRUMAN]

Все осталось на другом компе, если к следующей субботе необходимость еще будет, то выложу.

ну или с головы как замапить на этот ~mask
или с какого конфига можно подобное подсмотреть

[Mick]

Если считать от заднего фронта ф2 при активном sync, то от 1.5 до 2.5 тактов, т.е. проблему чтения озу в оригинальном ленинграде это не решает.

Я склоняюсь к тому, что для начала надо разрисовать эпюры, может там не все так кисло.
С другой стороны, для чтения должно хватать одного цикла обращения к ОЗУ, только вот вопрос - попадания таков процессора в этот цикл.
Ну и совсем трешак, применить подход Феникса, память ускорить и заставить работать на 7МГЦ, а частоту процессора оставить прежней. Но в этом случае стопудово нужна быстрая память, впрочем, как писал выше я уже заказал KM4164-15 (150нс) память. Если не успеет, то тогда 100нс надо брать.

[ivagor]

Ну и совсем трешак, применить подход Феникса, память ускорить и заставить работать на 7МГЦ, а частоту процессора оставить прежней. Но в этом случае стопудово нужна быстрая память, впрочем, как писал выше я уже заказал KM4164-15 (150нс) память. Если не успеет, то тогда 100нс надо брать.

По даташитам полный цикл памяти -10 (у которой /RAS access 100 ns) 190-200 ns. Для полного цикла 140 ns при строгом выполнении требований даташитов нужна память -7 (/RAS access 70 ns). Но, конечно, на практике dram успешно насилуется, может и -10 прокатит при разгоне памяти вдвое.

[Mick]

т.е. проблему чтения озу в оригинальном ленинграде это не решает.

Вот попытался нарисовать эпюры идеального случая.
И если поглядеть на операцию чтения, то в случае Z80 так и ВМ80 есть ситуации когда сигнал записи в буферный регистр попадает на чтение так сказать на излете. Но при быстрой памяти в Фениксе это прокатывает даже при частоте памяти 3,5МГц

https://yadi.sk/i/gZ2U4FQOU9FoSQ

Сигнал CAS/ я планирую упростить, инверсия сигнала H0

[ivagor]

Mick, не стоит забывать и про более простой вариант - тормозить весь доступ к озу.