Тест, ориентирован не на проверку стабильности (до этого имхо еще далеко), а на проверку базовой функциональности. Для emu
1. При старте проверяет озу и если нормально, то переходит к п.2
2.1. При нормальной работе прерываний справа вверху будут идти часы
2.2. Цифры в середине слева соответствуют клавиатуре
2.3. При нажатии клавиш бипает и по бордюру немного идут цветные полосы
Последний раз редактировалось ivagor; 25.10.2020 в 09:16. Причина: чуть более корректная обработка обнаружения ошибки озу
Mick(18.09.2020)
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Да, уже достаточно давно, x80.dll поддерживает i8080, i8085 и z80.Сообщение от NEO SPECTRUMAN
NEO SPECTRUMAN(18.09.2020)
достаточно недавно было один только z80...
- - - Добавлено - - -
наконецто можно будет нарисовать какой нибудь мерзкий львов
и наконец узнать его временки
чтоб пилить мультиколоры
к сожалению мой львов сдох раньше чем купил логанализатор...
offtop:
Скрытый текст
не совсем так
первой, еще в конце 2015 года, появилась модель недоZ80
и месяцем позже, в 2016 году, появился i8080. Затем его немного 'допилили' и этой моделькой можно было полноценно пользоваться.
А еще, через какое то время появилась x80.dll три в одном, о которой сказано выше.
[свернуть]
В модели 8080 есть ограничение, выходные сигналы не используют тактовый сигнал Ф2, все отрабатывает относительно Ф1, но эта особенность еще ни в одной симуляции не мешала.
Модель DRAM времянки RAS-CAS не учитывает(соответственно, при отсутствии регенерации по нужному диапазону адресов информация не пропадет), за этим нужно следить самостоятельно, а в остальном ведет себя как 8 микросхем 565РУ5 в одном корпусе...
Я пока нарисовал так сказать в варианте, когда команда совпала с окном CPU
Чуть сдвинул - вроде чтение везде проходит. Но везде короткое.
Если взять для примера третью снизу линейку сигналов 8080, то меня смущает в ней первое чтение. Сомнение такое - будет ли к переднему фронту (спаду) cas в слоте CPU правильный адрес на ША? Но гадать тут нет смысла, железка покажет, возможно действительно все на грани, но работоспособно.
Насколько я понял адрес уже устанавливается в T1 по сути вместе с SYNC.
По даташиту адрес выставляется на ША с задержкой относительно переднего фронта ф2 и эта задержка разная для разных градаций скорости проца. Для A-1 - 150 нс, т.е. на частоте 3.5 МГц это полтакта. Я в предыдущем посте ошибся - к cas то успеет, вопрос - успеет ли к ras.
- - - Добавлено - - -
Положительный момент тут такой, что упомянутая задержка 150 нс - это максимальное значение, т.е. больше не будет, а вполне может быть меньше и тогда все успеет.
Попробовал прикинуть некоторые сигналы из последних временных диаграмм со схемой из первого поста. От READY ты отказался, но есть вопросы и по другим сигналам
1. Для формирования F1TTL как на диаграммах надо заменить элемент И на ИЛИ-НЕ
2. Сигнал WE/ не будет формироваться в случаях, когда WR/ от проца начинается во временном слоте CPU
Та схема немного устарела. Надо обновить на новую.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием
