"ZX-8080" - Даунгрейд компьютера "Ленинград"

[NEO SPECTRUMAN]

Минус - уменьшение объема пзу на 512 байт.

выглядит очень интересно на фоне не хватки места в пзу в количестве 2К

[Mick]

Просто для коллекции еще один вариант, как можно было сделать обращение к портам. Их можно было отобразить на память, например в районе 3E00-3FFF. 3Fxx - джойстик; 3Exx - клавиатура, младший байт адреса - выбор линейки.

Пока я думаю не стоит, тем более выборка порта в Ленинграде самая примитивная. Скажем это меньшее на чем стоит заострять внимание. У нас первоочередная задача - запустить ВМ80 на 3,5МГц

Схему обновил.

[ivagor]

Несвоевременный оффтоп про выбор прототипа

Посмотрел схему пентагона и похоже с ним было бы проще получить (вернее сохранить) прозрачный доступ проца к памяти с 8080 (думаю не потребовалось бы менять микросхемы озу, если они работали нормально в оригинале с z80). Возможно там возникли бы другие проблемы, но это и с ленинградом еще не вполне ясно.

[свернуть]

[Mick]

Нет все проще, бралось то что проще всего раскурочить. Пентагон сам по себе еще тот фрукт, там запросто можно уйти в такие дебри.
И что может быть проще компа с 4 десятков микросхем - ну явно не пятногон.

[ivagor]

В пентагоне только один момент проще (для прозрачного доступа к озу) - есть "промежуточные" регистры для выборки видеоданных. А в остальном, да, сложнее, по крайней мере микросхем больше - КНГМД, в 128 дополнительная память. Тем более эти дополнительные возможности не будут использованы.

[ivagor]

Mick, если планируешь использовать адресацию клавиатуры

Вариант с заданием маски через отдельный порт

то на D47 "слева" должна придти шина данных (D0-D7), а не старшая половина шины адреса.

- - - Добавлено - - -

В целом несколько смущает отсутствие буферизации ША и ШД

[Mick]

то на D47 "слева" должна придти шина данных (D0-D7), а не старшая половина шины адреса.

Да, ты правильно заметил. Схему перезалил.

В целом несколько смущает отсутствие буферизации ША и ШД

Пока надежда на небольшое количество нагружаемых микросхем. Будет плохо, значит будем добавлять.

[ivagor]

Еще мне кажется не совсем корректной фиксация данных в D40 и D47. Пусть IOWR/ неактивный (высокий) и
1. A0 0->1 - произойдет фиксация данных в D40
2. A0 1->0 - произойдет фиксация данных в D47
Можно заменить D46.3 и D46.1 на ИЛИ-НЕ, тогда фиксация будет по переднему фронту (спаду) IOWR/

[ivagor]

На тот случай, если реализация в железе еще не началась вброшу еще вариант. Можно часть нововведений заменить на ВК38. В наличии они вроде есть и недорого. Бонусом пойдет буферизация ШД

[Mick]

Можно часть нововведений заменить на ВК38

Мы тогда не отловим начало цикла записи в память. Не забывай, мы в паямть пишем не по WR/, а по комбинации битов статуса. Это сбрасываем его по концу WR/
Так что пока выглядит сомнительно эта затея.

На тот случай, если реализация в железе еще не началась

Пока раздумываю, либо на проводках делать, что может не дать ожидаемого эффекта, ввиду хаоса проводов, либо рискнуть и развести Ленина уже с нововведениями (правда я бы от одной ПЗУ избавился). Тогда можно предусмотреть сразу места для буферов. Либо нововведения сделать на отдельной платке, которая будет вставляться в панельку процессора.