"ZX-8080" - Даунгрейд компьютера "Ленинград"

[Mick]

С 8 каналами грустно. В 16 каналов еще примерно понятно что влезет

Ну если даже новый 16 канальный заказывать, то это один фиг время и уже скорее всего после нового года.

Кто знает, вот такая модель пойдет для опытов - https://aliexpress.ru/item/328054388...archweb201603_

[Advertiser]

[svinka]

Интересно, вот три производителя пластмассовых ВМ80А, а Квазар ВМ80А в пластмассе делал или только в керамике?
Забавно, все производители ВМ80А находились на Украине (Квантор, Днепр, Родон, Квазар).

В пластике Квазар выпускал первый с 1981 года тогда еще с маркировкой ИК80А

Где скопировали там и выпускали

Следов пластика после 1993года не обнаружено

В керамике процессор называется 580ВМ80 без "А". Именно такой сертифицирован для спецприменений. Мож там даже ранняя топология. Последние вижу 2014 года корпусирования

Пластик КР580ИК80А также выпускали на заводе «Электронприбор» подмосковного Фрязино

Экспорт (Сделано в СССР) шел с Родона (по внешнему виду). Знак завода на крышках отсутствовал.

примеры
https://drive.google.com/file/d/1-YR...ew?usp=sharing

[LeoN65816]

А MN41256-8 я уже заказал, не солить же ее.

Только напомню по ней - время полного цикла 160 нс, а это всего лишь 6 МГц...

[ivagor]

После некоторых размышлений пришел к выводу, что тормозилка вылечила чтение для случая, когда DBIN заканчивается во временном слоте CPU. Но остается случай, когда DBIN начинается в CPU. Проблема тут скорее всего в том, что процессор не успевает (судя по даташиту) выдать правильный адрес на ША к началу RAS/. Для лечения этого случая хочу еще раз (первый раз был здесь) предложить изменить формирование F1 и F2, чтобы DBIN четко совпадал по времени со слотом CPU. Для большей наглядности нарисовал:

Тормозилку скорее всего можно оставить текущую. Надо поменять:
1. На вход 6 D10 надо подать TI/ вместо TI
2. На вход 5 D10 надо подать CAS/ вместо RAS/
3. На вход 11 D35 и вход 12 D12 надо подать CAS/ вместо RAS/

Плюсы: практически уверен, что это решит проблему стабильности обмена проца с озу. Скорее всего будет почти неважно какие серии микросхем стоят в качестве буфера и т.д.
Минус: такой вариант без торможения работать не может.

[Mick]

С 8 каналами грустно.

Ну хоть что то.
В общем попробовал еще раз попользоваться китайским Saleae Logic. Да уж сигнал 7МГц он что то плохо словил, ну да ладно, зато общая картина вырисовывается.
Пока ничего не переделывал в плане схемы.

Сначала диаграммы изучал относительно WRBUF и DBIN

https://yadi.sk/i/Q2Ny8gcOc4VNjQ

https://yadi.sk/i/yc2QdttCtoKxRw

https://yadi.sk/i/0KoDI_kUHfVTWA

https://yadi.sk/i/6yC7xqKu3PPsVA

Файл с логом - https://yadi.sk/d/f9u-q3GI31duRg

Потом я добавил сигнал CSRAM/ для того чтобы отсечь чтение памяти

https://yadi.sk/i/D91RBfthBzNAGw

Файл с логом - https://yadi.sk/d/vPFEHGB5nzRt4g

Там видно, что чтение из ОЗУ работает правильно, т.е. при попадании на слот VPU добавляются такты ожидания.
Когда видимо код считывается из ПЗУ то по сути попадание на слот VPU не так критичен

И кстати, сигнал DBIN похоже синхронен с сигналом CAS/

P.S. Для интереса заменил импортный драйвер DS0026 на отечественный К170АП3 - работает

[ivagor]

Там видно, что чтение из ОЗУ работает правильно, т.е. при попадании на слот VPU добавляются такты ожидания.

Сначала написал, потом потер. Если коротко - хорошо, если тебя эти временные диаграммы убеждают в правильности чтения из озу, но меня нет.

[Mick]

в правильности чтения из озу, но меня нет.

А в чем неправильно, выскажи сомнения.
Если поглядеть то все CSRAM/ четко попадают на DBIN и если DBIN начинается с VPU, то добавляется так ожидания и DBIN в этом случае заканчивается всегда в CPU.
Если же код выполняется в ПЗУ то там как попадет.
И если есть траблы с работой, то возможно как вариант есть проблемы с записью.

[ivagor]

А в чем неправильно, выскажи сомнения.

Посмотрел побольше и повнимательнее и должен поменять свое утверждение на более позитивное - судя по диаграммам при чтении из озу не видно криминала. Т.е. доказательством правильности чтения на 100% эти диаграммы нельзя назвать, но проблем в них не видно (разве что лишний такт ожидания при чтении из озу, но об этом можно подумать потом, когда все заработает). И не видно предпосылок для реализации моего предложения.

[Mick]

И не видно предпосылок для реализации моего предложения.

Попробуем твои предпосылки обязательно. Надо хотя бы понять в чем траблы в текущей реализации.

Кстати, тебя не смущает, что DBIN практически синхронен с CAS/, т.е. практически сдвинут относительно F2 а не вместе с ним.
Хотя в книге про Радио РК-86 писали что DBIN появляется с задержкой порядка 130...200нс, что в принципе похоже подтверждается

[ivagor]

Попробуем твои предпосылки обязательно.

На данный момент с учетом диаграмм с реала не вижу в этом смысла. Думал, что в реале при чтении из наблюдаются какие-то пограничные случаи, но на диаграммах этого не видно
Если есть возможность, то хорошо бы увеличить разрешение по времени (частоту семплирования), пусть даже запись будет короче.