"ZX-8080" - Даунгрейд компьютера "Ленинград"

[ivagor]

Сделал тест правильности чтения по ранее озвученному сценарию.
1. При старте небольшая пауза, потом черный бордюр
2. Считаем эталонное значение CRC16 для адресов 4000h-6000h
3. Основной цикл
3.1. Считаем CRC16 для адресов 4000h-6000h
3.2. Сравниваем с эталонным значением.
3.3. Если совпало, то ненадолго зеленый бордюр, потом черный и переход к п.3.1
3.4. Если не совпало, то красный бордюр и стоп

Сначала лучше убедиться в работоспособности теста на медленном проце. Минуты будет достаточно, при этом во время работы теста должен мигать зеленый бордюр. Потом переходим к быстрому процу. Тут надо потестировать час или хотя бы полчаса. Если за это время свалится в красный бордюр, то ошибки чтения 100% есть. Если будет пролжать мигать зеленым, значит ошибок чтения не обнаружено. Чем дольше тест с зеленым миганием, тем больше уверенность в отстутствии ошибок чтения, для практике часа достаточно.

[Mick]

Сначала лучше убедиться в работоспособности теста на медленном проце. Минуты будет достаточно, при этом во время работы теста должен мигать зеленый бордюр. Потом переходим к быстрому процу.

Проверил.

Медленный проц с 100нс и РУ5Г зеленый бордюр моргает - без сбоев
Быстрый проц с 100нс и РУ5Г - зеленый бордюр моргает небольшое количество (2 - 3 раза) и красный бордер. Причем РУ5Г быстрее сваливается, буквально может после подсчета CRC, т.е. сразу в первом же цикле.

[ivagor]

Печально, значит все же не только ошибки записи (для которых я уже придумал теорию), но и чтения, для которых идей пока нет.

- - - Добавлено - - -

Я вот думаю, что править запись лучше после исправления чтения, а то нормальная проверка будет невозможна.

[Mick]

Я вот думаю, что править запись лучше после исправления чтения, а то нормальная проверка будет невозможна.

Логично.

Только я вот все же думаю надо понять какие сигналы в медленном и быстром процах отличаются и на сколько. По сути тут и зарыта собака.
И как эта зависимость отличается при возрастании частоты.
Если допустим при 3МГц медленный проц - король, а быстрый проц - нищеброд, то на 4 МГц все наоборот. И только 3,5МГц их относительно уравнивают. Так как синхрогенератор во всех случаях один и тот же, а меняется только длительность сигналов, то стоит искать несостыковки в процах.
К тому же такая схемотехника включения ВМ80 похоже впервые решили использовать и не факт, что она будет работать к примеру на 2,5МГц.

- - - Добавлено - - -

Подумал немного. При чтении у нас от проца задействованы сигналы SYNC и DBIN.
То есть для начала можно в этом тесте посмотреть сигналы чтения из памяти и относительно их посмотреть времена.
Еще мы же сдвинули тактовые и сделали их относительно сигнала CAS/, но вот смену адресов, которая работает по RAS мы не смотрели.

[ivagor]

Сигналы у медленных чуть запаздывают относительно быстрых. Какой-то сигнал замерял, было 10 или 20 нс разницы.

смену адресов, которая работает по RAS мы не смотрели.

Ты же записывал и выкладывал логи с шиной MA озушек.

[Mick]

Сигналы у медленных чуть запаздывают относительно быстрых. Какой-то сигнал замерял, было 10 или 20 нс разницы.

Частота дискретизации анализатора 100МГц и сигналы условно менее 10нс будут считай равны 10нс. Нам похоже нужно сравнивать те которые отличаются более 10нс. По сути их два SYNC и DBIN.

Ты же записывал и выкладывал логи с шиной MA озушек.

Я имел ввиду не RAS/, а RAS который идет на мультиплексоры.

[ivagor]

Нам похоже нужно сравнивать те которые отличаются более 10нс. По сути их два SYNC и DBIN.

Речь я так понимаю пока про чтение. Шина адреса у медленных скорее всего тоже чуть запаздывает.

Я имел ввиду не RAS/, а RAS который идет на мультиплексоры.

RAS ты не записывал, зато записывал результат его работы, мультиплексированный адрес, который идет на озушки.

- - - Добавлено - - -

Из управляющих сигналов при чтении еще можно вспомнить READY, он наверняка тоже чуть запаздывает у медленных, т.к. формируется на основе адреса, слова состояния и DBIN.

[Mick]

Из управляющих сигналов при чтении еще можно вспомнить READY, он наверняка тоже чуть запаздывает у медленных, т.к. формируется на основе адреса, слова состояния и DBIN.

Я думаю в текущем тесте надо померить управляющие сигналы.

В предыдущих тестах для интереса посмотрел сигнал SYNC относительно CAS/, начало и конец.
У быстрых 50нс - SYNC - 50нс, либо варианты 60нс - 50нс, 50нс - 60нс
У медленных 60нс - 60нс
Я конечно не смотрел досконально, но получается разница тут в 10нс либо спереди, либо сзади, либо с обоих сторон.
Если учесть погрешность анализатора, то длительность у быстрых 40нс (50нс), в зависимости от случая, у медленных 50нс.

[ivagor]

Не вполне понял твои замеры, у меня для пары замеров в медленном и быстром получилось (относительно переднего фронта CAS/)
Медленный: передний фронт SYNC +70 или +60; задний фронт SYNC +400
Быстрый: передний фронт SYNC +50; задний фронт SYNC +380

[Mick]

Не вполне понял твои замеры, у меня для пары замеров в медленном и быстром получилось

Я от двух CAS/ считал.
Но даже исходя из твоих замеров - разница по сути 10-20нс, что по сути минимальна