"ZX-8080" - Даунгрейд компьютера "Ленинград"

[ivagor]

Есть не очень красивый, но сравнительно простой и скорее всего действенный вариант лечения быстрых процов на 3 МГц. Надо задержать тактовые сигналы проца на 20 нс. RC цепочки не стоит, лучше (на каждый канал) или пару НЕ быстрой серии последовательно или, если медленной серии, то ИЛИ или XOR (тогда на второй вход землю). Судя по схеме лучше добавлять после (или прямо перед, после развилок на D43.2 и D12.4) D35.4 и D35.5, чтобы задеть только тактовые проца и не трогать сигналы идущие на память. SC/ и сигнал на входы L D42 "задержатся сами", т.к. задержится SYNC. Но это явно локальное решение, и для других частот и процов его придется убрать.

[Advertiser]

[Mick]

Есть не очень красивый, но сравнительно простой и скорее всего действенный вариант лечения быстрых процов на 3 МГц. Надо задержать тактовые сигналы проца на 20 нс.

Для последнего теста действительно действенные.
Сначала я сигналы F1TTL выход 8 DD35.4 и F2TTL выход 10 DD35.5 пропустил через элементы ЛЛ1 (DD47.3 и DD47.4 соответственно).

Проверил на медленном проце - работает и на двух быстрых Родон 9005 и P8080A-1 - работали где то час на двоих без сбоев.
Затем решил поглядеть на быстром проце, когда начинает сваливаться. Вернул сначала F1 - появились косяки и красный бордер.
Затем попробовал F2 вернуть, при новом F1. Работает без сбоев. Оставил поработать - полчаса пока зеленый бордер.

Таким образом пока есть зависимость от задержки F1

P.S. DD35 - 555ЛН1 и DD47 - 555ЛЛ1

- - - Добавлено - - -

P.S.S. Забыл сказать, нашел КР565РУ5Д, как приедут - попробуем еще с ними проверить.

[rw6hrm]

...когда делал замену ГФ24 по схеме из "Альтаира" ( http://rw6hrm.qrz.ru/8080.htm ), то в родном мануале указана была необходимость небольшой задержки между окончанием Ф1 и началом Ф2. Это не из этой оперы?

[zx_]

защита от сквозного тока у ключей

[Mick]

Это не из этой оперы?

По моему не совсем. Здесь F1 наоборот получается сближаешь с F2, если только F1 задерживаешь. Либо задержка не увеличивается вовсе, если задерживаешь F1 и F2. Тут скорее задержка влияет на формирование основных сигналов процессора и их следование относительно сигналов синхрогенератора, отвечающие за работу с памятью.

[ivagor]

Для последнего теста действительно действенные.

Другим тестам тоже должно помочь.

[HardWareMan]

F1 рекомендуют чуток раньше F2 из-за того, что по F1 работает внешняя шина. Т.е. захват сигналов буфером и накачка внутренней шины. она должна захватить данные на ШД до начала работы остальной схемы. Но по датащиту допускается нулевая задержка.

[Mick]

Другим тестам тоже должно помочь

После двухчасового прогона зеленого бордера, записал мультиколорный тест.
Он тоже без сбоев



Что же, невероятно, но иногда все решает один элемент ЛЛ1

Ну что, на 3МГц считаем заработало в первом приближении, теперь проверять сие безобразие на 4МГц и на 3,5МГц.

P.S. Все сегодняшние опыты произведены с памятью КР565РУ5Г

- - - Добавлено - - -

Внезапно исчезла кнопка редактирования первого поста, посему тогда ссылка тут будет на текущую схему - https://yadi.sk/d/NAzgMEjgyOp94A

[ivagor]

Поздравляю с решением "проблемы быстрых процов на 3 МГц"! Если на 3.5 и 4 процы (по крайней мере быстрые) заработают, то рекомендую сфоткать результат работы speed test, т.к. есть подозрение. что быстрые (на 4) с задержкой F1 могут превратиться в медленные.
В принципе если бы знать заранее, то стоило бы предусмотреть подключение платки формирователя/модификатора тактовых сигналов, потому что
1) На 3 МГц быстрые надо тормозить.
2) Скорее всего на 3.75 и 4 медленные надо "разгонять". Это можно сделать разными способами, например сдвинуть тактовые сигналы на 1/4 такта проца влево, но потом задержать на часть этой четверти такта.
То, что в визарде pll делается заданием фазы, в железке приходится эмулировать такими не очень удобными и красивыми способами.

[Mick]

то рекомендую сфоткать результат работы speed test, т.к. есть подозрение. что быстрые (на 4) с задержкой F1 могут превратиться в медленные.

Будем завтра смотреть.
Если быстрые станут внезапно медленными на 4МГц, значит введение джамперов(перемычек) должно спасти нас от очередного мозговыверта.
У нас же еще в сторонке топчется ВМ85А, ждет своей очереди

- - - Добавлено - - -

То, что в визарде pll делается заданием фазы, в железке приходтся эмулировать такими дедовскими мерами.

Ну если бы синхрогенератор у нас был бы в CPLD , я думаю там можно было бы подвигать.
В принципе в клоне Ориона я как раз планировал как раз синхрогенератор запихать в CPLD, чтобы не танцевать с бубном.