я за максимальную совместимость со спектрумомСообщение от ivagor
а ты предлагаешь велосипеды
а так в раме придется держать такие процедуры
пушо бейсик ВНЕЗАПНО тоже умеет in out в произвольный порт...
я за максимальную совместимость со спектрумом
а ты предлагаешь велосипеды
а так в раме придется держать такие процедуры
пушо бейсик ВНЕЗАПНО тоже умеет in out в произвольный порт...
Последний раз редактировалось NEO SPECTRUMAN; 22.08.2020 в 17:14.
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Я исхожу из того, что этот комп чисто эксперимент и дальше опытов вряд ли имеет будущее. Максимум маленькая серия для коллекционеров.
- - - Добавлено - - -
Насколько помню 100 нс вполне работает без проблем.
На али есть микрухи D4164-15 (150 нс), я думаю они тоже должны без WAIT работать. Про наши РУ5 вот не скажу.
а какие еще известны не точности?
RR-подобные в z80 влияют на zero
bit не трогает carry (когда применяемый для bit and его успешно сбрасывает)
то в этом *****м бейсике сильно усердно любят перекидывать что либо через флаги на дальние расстояния
пользуясь тем фактом что некоторые команды эти флаги не трогают...
Все не помню, разве что srl и djnz. Для djnz есть встроенная опция переключающая быстрый и корректный вариант. Такая ситуация со многими командами, можно сделать или точно или медленно и длинно. Это касается даже простейших арифметических команд (add, sub) - вместо флага четности для соответствия z80 должен быть флаг переполнения, да и флаг вычитания в sub не устанавливается а в daa не учитывается. Идеальная эмуляция с приемлемой скоростью и размером невозможна, но на практике dao обеспечивает довольно хорошие результаты, если речь не идет о математике.
Да у z80 сигнал wr/ короткий длительностью один такт, начинается половины T2 и заканчивается на половине T3.
У ВМ80 сигнал wr/ тоже длительностью один такт и занимает весь T3
Действительно в текущем варианте схемы можно и пролететь.
Кстати сигнал DBIN тоже короткий и тоже в один такт начинается в половине T2 и заканчивается в половине T3, по сути следует после SYNC.
В Z80 сигнал rd/ длинный и одинаков по длительности с MREQ/ начинается с половины T1 и заканчивается в половине T3
Если сопоставить с Ленинградом, где по сути длительность записи равна длительности сигнала MREQ/ при условии что RD/ и RFSH/ не активны то есть равны 1.
Иными словами нам надо получить что подобное, начало которого начинается с SYNC, а заканчивается DBIN.
заработал 2+2 !
- - - Добавлено - - -
ну и за одно draw beep итд
но не вывод ошибок
на все ОК
какой то бейсик пофигист
да и переменные и циклы тоже не особо фурычат
- - - Добавлено - - -
ZX8080 ROM r0057
https://anonfiles.com/bdu25dO6o8/ZX8080_ROM_r0057_7z
https://dropmefiles.com.ua/ru/vAXswhPLV
КТО?! сказал что это не circle 100,100,50
- - - Добавлено - - -
после запуска нужно дрангдропнуть сверху снапшот
в котором щас шрифты и дополнительные процедуры
тапка тоже уже есть
но тк есть какаято трабла с загрузкой
грузит оно не на те адреса которые нужно (+-n байт от нужно адреса)
так что пока только снапшот
да и как по мне
при адаптации с z80 на 8080
скорость не очень сильно просела
это Г* пытаитсо работать но зависает
- - - Добавлено - - -
может нужно переименовать тему в "spectrum на i8080"?
а то под даунгрейдом не очевидно о чем идет речь
можно подумать что кто то снимает криво напаянные 256К например
ну или добавить в конце "... ставим i8080"
или
"ставим i8080 в spectrum"
Последний раз редактировалось NEO SPECTRUMAN; 29.10.2020 в 16:17.
На мой взгляд для чтения это невозможно. Вот для записи можно начать сразу после sync и закончить вместе с окончанием /wr.
Текущий вариант может и будет выполнять код из пзу, но с записью и чтением озу скорее всего будут проблемы.
- - - Добавлено - - -
Теоретически можно попробовать очень своеобразный вариант упреждающей установки управляющих сигналов. С началом каждого sync можно устанавливать /mreq и /rd и пробовать начинать читать из памяти. Если я правильно понимаю, то на шине адреса в это время уже правильная информация. К концу sync будет понятно, какой сейчас цикл, и если это не цикл чтения из памяти, то меняем управляющие сигналы в соответствии со словом состояния. Запись в память можно, как уже писал, начать и с окончанием sync. Чтение из памяти завершается по заднему фронту dbin, а запись в память - по заднему фронту wr (хотя тут при желании возможны варианты).
Детали стоит еще продумать, но все же некий свет в конце туннеля вроде виднеется.
По сути то что я написал Иными словами нам надо получить что подобное, начало которого начинается с SYNC, а заканчивается DBIN в некотором роде равно твоему утверждению.
То есть у нас процессы начинаться должны с началом SYNC.
- - - Добавлено - - -
Ну да на основании битов статуса WO = 0 и OUT = 0. Заканчивать запись можно либо по окончанию WR/
Так я всего лишь привел один из конкретных вариантов, как можно попробовать стать здоровым и богатым, ну или хотя бы прочитать данные из озу ленинграда.
По даташиту допуск на запаздывание адреса относительно клока все же больше, чем на запаздывание sync, т.е. на момент переднего фронта sync нужного адреса на ША может еще и не будет, тут тонкий момент.
Можно при активном SYNC стартовать по началу следующего F1 или спаду F2, т.е. ставить триггер и сбрасывать его если пришли операции IN или OUT
Последний раз редактировалось Mick; 23.08.2020 в 07:39.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием
