Насчет WRM/ понял когда посмотрел дальше. На мой взгляд обозначение сбивает, это скорее не WRM/, а "признак незаписи в порт", т.е. должен выходить из прямого напарника OUTP/. У D42.2 можно поменять не выходы, а входы D4 и D6, тогда выходы будут правильно.
Mick(21.08.2020)
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Да, ты прав надо поменять D4 и D6 местами.Сообщение от ivagor
Обновил схему и вставил ссылку в первый пост, так проще будет ее обсуждать.
В программе для zx8080 сложностей нет, проблема с эмуляцией. А вариант с заданием "бывшей старшей половины" через дополнительный порт (я пробовал FF) в emu нормально работает.
Понятно, кстати насколько сильно возрастет обработчик клавы в варианте как есть по сравнению с оригиналом. Ну и сколько он будет занимать в варианте с доп регистром.
Вариант чтения порта клавиатуры, соответствующий текущей схеме, проще всего реализуется фрагментом с модифицируемой командой in (маска клавиатуры, она же старшая половина порта z80, в A)
Причем очевидно этот фрагмент должен располагаться в озу и его удобно оформить в виде процедуры.Код:sta SetIn+1 SetIn: in 0
Вариант с заданием маски через отдельный порт
Это короче, но если оформить в виде процедуры, то каждый вызов в обоих случаях будет по 3 байта.Код:out 0FFh in 0FEh
Попробовал понять, как в ленинграде реализован арбитраж проц/видео. На данный момент создалось впечатление, что видео-байты читаются через 1 такт, а проц, за счет того, что у z80 /rd и /mreq в "обычных" циклах доступа к памяти длинные (2 такта) в этот интервал успевает получить хотя бы одно окно доступа. В M1 mreq и rd короче двух тактов, поэтому тут добавлен тормоз для удлиннения.
В текущей схеме сигналы формируются так, что они будут короче, чем в варианте с z80. Стоит или
1. Простой вариант - распостранить тормоз на все обращения к памяти, не только M1
2. Сложный - попробовать сформировать длинные сигналы на основе слова состояния без использования dbin и wr проца.
- - - Добавлено - - -
Дополню. /wr у z80 короткий (практически как у 8080), вероятно поэтому в ленинграде формируют /we из mreq, rd и rfsh.
- - - Добавлено - - -
После некоторого размышления склоняюсь к мысли, что это возможно только для записи, а чтение в любом случае придется тормозить.
На самом деле в наших клонах Спектрума вполне работает без WAIT/. У меня на Фениксе тоже память не WAITится.
Так что хотелось в идеале и на ВМ80 получить, раз ты говоришь длительность сигналов одинкова.
Тогда надо WR/ убрать из цикла записи.
- - - Добавлено - - -
Короче ставить надо регистр на адресные линии клавы и не парить мозг.
И пользоваться такой процедурой
ld a,b
out ($FF),a - порт адресных линий
in a,($FE)
а как такой вариант будет работать на обычном спектруме
отправленный на вывод A попадет в старший адрес порта?
в эмуляторе внезапно по моему такое работало
правда я брал порт F0 и у меня в бипере стоял треск
было бы интересно сохранить работоспособность прошивки на настоящем спектруме
- - - Добавлено - - -
там 3 секунды переделывать
я ужо и клацалки поставил в начале сорца
key_type = 1 ;1
;2
io_type = 1 ;1
;2
Пользуйся условной компиляцией. Сделай два варианта один под ВМ80 и zx8080, а второй для обычного спектрума с Z80
Да у z80 сигнал wr/ короткий длительностью один такт, начинается половины T2 и заканчивается на половине T3.
У ВМ80 сигнал wr/ тоже длительностью один такт и занимает весь T3
Действительно в текущем варианте схемы можно и пролететь.
Кстати сигнал DBIN тоже короткий и тоже в один такт начинается в половине T2 и заканчивается в половине T3, по сути следует после SYNC.
В Z80 сигнал rd/ длинный и одинаков по длительности с MREQ/ начинается с половины T1 и заканчивается в половине T3
Если сопоставить с Ленинградом, где по сути длительность записи равна длительности сигнала MREQ/ при условии что RD/ и RFSH/ не активны то есть равны 1.
Иными словами нам надо получить что подобное, начало которого начинается с SYNC, а заканчивается DBIN.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием
