Z80 временные диаграммы

[Lethargeek]

Полагаю, многим спектрумистам знакомы подобные картинки:



...происхождением из фирменных мануалов и даташитов, которые кочуют с сайта на сайт.

При этом везде подробно рассмотрены и описаны только трёхтактовые (не считая wait) машинные циклы чтения/записи, в том числе и в фирменных документах. Но циклы чтения бывают также четырёхтактовые, а циклы записи - пятитактовые (пример команды, в которой есть циклы всех размеров - "ex (sp),hl"). Причём дополнительные такты - явно не wait, а вычисления уже после чтения или записи. Что же точно происходит с шинными сигналами в это время? Смущает, что в отдельные одно-двухтактовые внутренние машциклы эти дополнительные такты в доках не выделяют.

[Advertiser]

[dvarkin]

В https://forums.nesdev.com/viewtopic.php?t=14723 есть идея, что такие циклы чтения/записи/выборки из n тактов можно представить как 3 такта обычного цикла чтения/записи или 4 такта выборки + (n-3) или (n-4) такта внутренних операций после.

[Lethargeek]

В https://forums.nesdev.com/viewtopic.php?t=14723 есть идея, что такие циклы чтения/записи/выборки из n тактов можно представить как 3 такта обычного цикла чтения/записи или 4 такта выборки + (n-3) или (n-4) такта внутренних операций после.

да идей-то несколько может быть, но все без документального подтверждения
кстати, и для внутренних операций в мануалах тоже нет диаграмм
(состояние слишком очевидным считается?)

[AlexG]

https://github.com/gdevic/A-Z80/blob...dongle/xx.html
и так далее.
Тов. снял по тактовые диаграммы для всех команд ардуинкой.
пс: но сама реализация процессора не на 100% соответствует оригиналу.

[zebest]

Тов. снял по тактовые диаграммы для всех команд ардуинкой.
пс: но сама реализация процессора не на 100% соответствует оригиналу.

ну на сто процентов да жи у Соргелиг-а не соответствует.
А эта реализАция тоже довольно неплохая, Спек на ней работает, тайминги конечно оставляют желать.
Но я сейчас не об этом.
У этого же товарища есть визуальный симулятор Z80. И даже спек на нем он запускал, вроде на 800 кГц, практически в реальном времени можно диаграммы смотреть. Все не дойдут руки попробовать

[AlexG]

zebest #18
да. видел. но нет до сих пор транзисторной схемы.

[Bolt]

Что же точно происходит с шинными сигналами в это время?

Не совсем понятен вопрос. Что происходит в это время внутри процессора?

АЛУ 4-битное, и 8-битные операции выполняются за 2 такта. Для 4-тактных инструкций 2 такта это refresh, 2 такта чтение опкода, а выполнение во время следующего refresh. 16-битное сложение выполняется за 4 такта, по 4 бита.
Адрес при IX+смещение тоже считает АЛУ за 4 такта и сохраняет во временном 16-битном регистре. Названия у него нет, но он есть.
16-битный inc/dec выполняется отдельным блоком, по-моему за 2 такта с записью во временный регистр. При push/pop выполняется два inc/dec, один из них и даёт лишний такт при push, потому что сначала надо сделать dec, а потом всё остальное.

То есть база это 2 такта refresh плюс 2 такта чтение опкода, 3 такта на чтение-запись байта памяти, 4 такта на чтение-запись порта. Остальное это внутренние действия, которые распараллелить ну никак не получилось.

- - - Добавлено - - -

Ой, сначала же читается опкод, потом refresh. 8-битная арифметика выполняется во время чтения следующего опкода. Причём, по-моему, 2 такта вычисление, а флаги пишутся аж на 3-м такте, на refresh. Флаги передаются по той же внутренней шине. Отсюда же растут ноги флагов F3 и F5 - этими двумя проводами при записи флагов никто не управляет, что осталось на линиях от предыдущей внутренней операции, то и записали.

- - - Добавлено - - -

И ещё нюанс. В Z80 есть моменты из серии "ну, так получилось" На кристалле есть парочка явно лишних проводников, которые потом были порезаны. Не помню что этим исправили, по-моему лишние такты там тоже были.

[HardWareMan]

16-битный inc/dec выполняется отдельным блоком, по-моему за 2 такта с записью во временный регистр. При push/pop выполняется два inc/dec, один из них и даёт лишний такт при push, потому что сначала надо сделать dec, а потом всё остальное.

Интересно. А у ВМ80 16ти битный INC/DEC организован комбинаторикой с быстрым переносом, та самая, которая инкрементирует или декрементирует адрес PC или SP. Именно поэтому, эти INC/DEC регистровых пар не трогают флаги АЛУ. И оно за один такт идёт - эта схема приаттачена к регистровому файлу, а тот уже организован так, чтобы пары эти сразу к схеме и подключались. У Z80 по-другому?

[Bolt]

Нет, так же. Я может как-то не так выразился, назвав отдельным блоком? Только по-моему всё-таки за 2 такта, на одном туда, на другом обратно. А как иначе по одной шине? И "временный регистр" это, насколько помню, защёлка рядом с этой схемой быстрого переноса.

- - - Добавлено - - -

Ну, всё-таки ошибся. Есть latch, а есть "регистр" WZ
http://www.righto.com/2014/10/how-z8...nted-down.html

[Lethargeek]

Не совсем понятен вопрос. Что происходит в это время внутри процессора?

нет, что

с шинными сигналами

что на ножках

- - - Добавлено - - -

https://github.com/gdevic/A-Z80/blob...dongle/xx.html
и так далее.
Тов. снял по тактовые диаграммы для всех команд ардуинкой.
пс: но сама реализация процессора не на 100% соответствует оригиналу.

хорошо, но оговорка не радует