Сделайте коммит в основную ветку со cвоей платой.
А автор проверит и смержит со своей веткой.
Сделайте коммит в основную ветку со cвоей платой.
А автор проверит и смержит со своей веткой.
Последний раз редактировалось IgorR76; 16.07.2021 в 23:57.
Последний раз редактировалось ZPilot; 17.07.2021 в 00:29.
Мне вот и самому интересно, почему картинка съезжает вбок на некоторых мониторах, причем на разных - по-разному. Все отличие формируемого моим модулей видеосигнала от стандартного в том, что пиксельклок у меня 50 Мгц, а по стандарту VESA для сигала 800*600*75 он должен быть 49.5 Мгц. Неужели это как-то повлияло? Отличие-то ничтожное, всего 1%.
Но делать 49.5 Мгц как-то не хочется. Это надо задействовать еще один канал PLL, и я сомневаюсь, что он сможет сделать 49.5 Мгц из 50 без ощутимого дрожания фазы. Особенно на TANG-плате, там PLL совсем странный и неудобный в настройке.
На моих Samsung и HP еще и не помещается во вертикали. Поэтому использую телевизор.
- - - Добавлено - - -
Автор ответил. Кое-что понял и воплотил.
Понизил частотк до 50МГц; вернул sdcard_sclk = sdclk; PLL altpll_component.clk2_divide_by = 64, altpll_component.clk2_duty_cycle = 50, altpll_component.clk2_multiply_by = 1, altpll_component.clk2_phase_shift = "0".
Заработало!!!. Загрузка с DX, MY, RK. Вижу все диски. Идут тесты Т0 и др., остальные не пробовал.
Осталось неясно как частота clk2 может влиять на что-то еще кроме sdspi. И также неясно, что делать
с DRAM_ADDR[12], на моей QMDAZZ адресная шина 0-11.
Последний раз редактировалось vva; 17.07.2021 в 10:24.
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)